Блок фиксированной задержки сигнала Transport Delay
Назначение: Обеспечивает задержку входного сигнала на заданное время.
Параметры:
Time Delay — Время задержки сигнала (не отрицательное значение).
Initial input — Начальное значение выходного сигнала.
Buffer size — Размер памяти, выделяемой для хранения задержанного сигнала. Задается в байтах числом, кратным 8 (по умолчанию 1024).
Pade order (for linearization) — Порядок ряда, используемого при аппроксимации выходного сигнала. Задается целым положительным числом.
При выполнении моделирования значение сигнала и соответствующее ему модельное время сохраняются во внутреннем буфере блока Transport Delay. По истечении времени задержки значение сигнала, извлекается из буфера и передается на выход блока. В том случае, если шаги модельного времени не совпадают со значениями моментов времени для записанного в буфер сигнала, блок Transport Delay выполняет аппроксимацию выходного сигнала.
В том случае, если начального значения объема памяти буфера не хватит для хранения задержанного сигнала, Simulink автоматически выделит дополнительную память. После завершения моделирования в командном окне MATLAB появится сообщение с указанием нужного размера буфера.
На рисунке 9.3.7 показан пример использования блока Transport Delay для задержки прямоугольного сигнала на 0.5 с.
Блок Memory
Назначение: Выполняет задержку входного сигнала на один временной такт.
Параметры:
Initial condition – начальное значение выходного сигнала.
Inherit sample time (флажок) – Наследовать шаг модельного времени. Если этот флажок установлен, то блок Memory использует шаг модельного времени (Sample time) такой же, как и в предшествующем блоке.
показан пример использования блока
На рисунке 9.3. 6 показан пример использования блока Memory для задержки дискретного сигнала на один временной такт.
Блок Memory 3
Блок модели динамического объекта State-Space
Назначение:
Блок создает динамический объект, описываемый уравнениями в пространстве состояний:
x& = A⋅ x + B⋅u y = C ⋅ x + D⋅u
где x – вектор состояния, u – вектор входных воздействий,
y – вектор выходных сигналов,
A, B, C, D - матрицы: системы, входа, выхода и обхода, соответственно.
Размерность матриц показана на рисунке 9.3.12 (n – количество переменных состояния, m – число вход
показан пример моделирования динамического
Параметры:
A –Матрица системы.
B – Матрица входа.
C – Матрица выхода
D – Матрица обхода
Initial condition – Вектор начальных условий.
Absolute tolerance — Абсолютная погрешность.
На рисунке 9.3. 13 показан пример моделирования динамического объекта с помощью блока State-Space.
Блок передаточной функции Transfer Fcn
Назначение:
Блок передаточной характеристики Transfer Fcn задает передаточную функцию в виде отношения полиномов: y(s) num(s)
H (s) == u(s) den(s)
nn−1 nn−2
num(1)s + num(2)s + ... + num(nn) = nd −1 nd −2den(1)s + den(2)s + ... + den(nd )
где nn и nd – порядок числителя и знаменателя передаточной функции,
num – вектор или матрица коэффициентов числителя,
den – вектор коэффициентов знаменателя.
вектор или матрица коэффициентов полинома
Параметры:
Numerator — вектор или матрица коэффициентов полинома числителя
Denominator -вектор коэффициентов полинома знаменателя
Absolute tolerance — Абсолютная погрешность. Порядок числителя не должен превышать порядок знаменателя.
Входной сигнал блока должен быть скалярным. В том случае, если коэффициенты числителя заданы вектором, то выходной сигнал блока будет также скалярным (как и входной сигнал). На рисунке
9.3.9 показан пример моделирования колебательного звена с помощью блока Transfer Fcn.
Если коэффициенты числителя заданы матрицей, то блок Transfer Fcn моделирует векторную передаточную функцию, которую можно интерпретировать как несколько передаточных функций имеющих одинаковые полиномы знаменателя, но разные полиномы числителя. При этом выходной сигнал блока является векторным и количество строк матрицы числителя задает размерность выходного сигнала.
На рисунке 9.3.10 показан пример блока Transfer Fcn задающий векторную передаточную функцию. Там же показана модель полностью аналогичная рассматриваемой по своим свойствам, но состоящая из отдельных блоков Transfer Fcn.
Начальные условия при использовании блока
Начальные условия при использовании блока Transfer Fcn полагаются нулевыми.
Если же требуется, чтобы начальные условия не были нулевыми, то необходимо с помощью функции tf2ss (инструмент Control System Toolbox) перейти от передаточной функции к модели в пространстве состояний и моделировать динамический объект с помощью блока State-Space.
Блок передаточной функции Zero-Pole
Назначение:
Блок Zero-Pole определяет передаточную функцию с заданными полюсами и нулями:
Z(s)(s−Z(1))(s−Z(2))...(s−Z(m))
H(s)=K =K
P(s)(s−P(1))(s−P(2))...(s−P(n))
где Z – вектор или матрица нулей передаточной функции (корней полинома числителя),
P – вектор полюсов передаточной функции (корней полинома знаменателя),
K – коэффициент передаточной функции, или вектор коэффициентов, если нули передаточной функции заданы матрицей. При этом размерность вектора K определяется числом строк матрицы нулей.
Параметры:
Zeros – Вектор или матрица нулей.
Poles – Вектор полюсов.
Gain – Скалярный или векторный коэффициент передаточной функции.
Absolute tolerance — Абсолютная погрешность. Количество нулей не должно превышать число полюсов передаточной функции.
В том случае, если нули передаточной функции заданы матрицей, то блок Zero-Pole моделирует векторную передаточную функцию.
Нули или полюса могут быть заданы комплексными числами. В этом случае нули или полюса должны быть заданы комплексно сопряженными парами полюсов или нулей, соответственно.
Начальные условия при использовании блока Zero-Pole полагаются нулевыми.
На рисунке 9.3.11 показан пример использования блока Zero-Pole. В примере передаточная функция имеет один действительный нуль и два комплексно-сопряженных полюса.
Блок управляемой задержки сигнала Variable Transport Delay
Назначение:
Выполняет задержку входного сигнала, заданную величиной сигнала управления.
Параметры:
Maximum delay — Максимальное значение времени задержки сигнала (не отрицательное значение).
Initial input — Начальное значение выходного сигнала.
Buffer size — Размер памяти, выделяемой для хранения задержанного сигнала. Задается в байтах числом, кратным 8 (по умолчанию 1024).
Pade order (for linearization) — Порядок ряда Паде, используемого при аппроксимации выходного сигнала. Задается целым положительным числом.
Блок управляемой задержки Variable Transport Delay работает аналогично блоку постоянной задержки сигнала Transport Delay.
В том случае, если значение управляющего сигнала задающего величину задержки превышает значение, заданное параметром Maximum delay, то задержка выполняется на величину Maximum delay.
На рисунке 9.3.8 показан пример использования блока Variable Transport Delay. Величина времени задержки сигнала изменяется от 0.5c до 1свмомент времени равный 5с.
Интегрирующий блок lntegrator
Назначение: Выполняет интегрирование входного сигнала.
Параметры:
External reset – Внешний сброс. Тип внешнего управляющего сигнала, обеспечивающего сброс интегратора к начальному состоянию.
Выбирается из списка:
none – нет (сброс не выполняется),
rising -нарастающий сигнал (передний фронт сигнала),
falling -спадающий сигнал (задний фронт сигнала),
either – нарастающий либо спадающий сигнал,
level – ненулевой сигнал (сброс выполняется если сигнал
на управляющем входе становится не равным нулю). В том случае, если выбран какой-либо (но не none), тип управляющего сигнала, то на изображении блока появляется дополнительный управляющий вход. Рядом с дополнительным входом будет показано условное обозначение управляющего сигнала.
Initial condition source — Источник начального значения выходного сигнала. Выбирается из списка:
internal – внутренний
external – внешний. В этом случае на изображении блока появляется дополнительный вход, обозначенный x0, на который необходимо подать сигнал задающий начальное значение выходного сигнала интегратора.
Initial condition — Начальное условие. Установка начального значения выходного сигнала интегратора. Параметр доступен, если выбран внутренний источник начального значения выходного сигнала.
Limit output (флажок) — Использование ограничения выходного сигнала.
Upper saturation limit — Верхний уровень ограничения выходного сигнала. Может быть задан как числом, так и символьной последовательностью inf, то есть +
Lower saturation limit — Нижний уровень ограничения выходного сигнала. Может быть задан как числом, так и символьной последовательностью inf, то есть - Show saturation port — управляет отображением порта, выводящего сигнал, свидетельствующий о выходе интегратора на ограничение.
Выходной сигнал данного порта может принимать следующие значения:
Ноль, если интегратор не находится на ограничении.
+1, если выходной сигнал интегратора достиг верхнего ограничивающего предела.
-1, если выходной сигнал интегратора достиг нижнего ограничивающего предела.
скрыть порт состояния блока. Данный
Show state port (флажок) — Отобразить/ скрыть порт состояния блока. Данный порт используется в том случае, если выходной сигнал интегратора требуется подать в качестве сигнала обратной связи этого же интегратора. Например, при установке начальных условий через внешний порт или при сбросе интегратора через порт сброса. Выходной сигнал с этого порта может использоваться также для организации взаимодействия с управляемой подсистемой.
Absolute tolerance — Абсолютная погрешность.
На рисунке 9.3.2 показан пример работы интегратора при подаче на его вход ступенчатого сигнала. Начальное условие принято равным нулю.
отличается от предыдущего подачей
Пример на рисунке 9.3. 3 отличается от предыдущего подачей начального значения через внешний порт. Начальное значение выходного сигнала в данном примере задано равным –10.
Пример на рисунке 9.3.4 демонстрирует использование входного порта для сброса выходного сигнала и порта состояния интегратора с целью организации обратной связи. Схема работает следующим образом: входной постоянный сигнал преобразуется интегратором в линейно-изменяющийся, по достижении выходным сигналом значения равного 1 блок Relational Operator вырабатывает логический сигнал, по переднему фронту которого происходит сброс выходного сигнала интегратора до начального значения равного нулю. В результате на выходе интегратора формируется пилообразный сигнал, изменяющийся от 0 до +1.
Следующая схема (рисунок 9.3.5) использует установку начального значения интегратора с помощью его выходного сигнала. В первый момент времени начальное значение выходного сигнала интегратора с помощью блока IC (Initial Condition) устанавливается равным нулю. По достижении выходным сигналом значения равного 1 блок Relational Operator подает сигнал сброса выходного сигнала интегратора на начальный уровень, при этом сигналом, задающим начальный уровень, оказывается инвертированный выходной сигнал интегратора (т.е. -1). Далее цикл работы схемы повторяется. В отличие от предыдущей схемы выходным сигналом генератора является двуполярный сигнал.
