ADD CX, ES:[SI]; явно обозначен тип сегмента.
Директива RECORD.
В языке ассемблера можно осуществить символическое определение отдельных битов и битовых цепочек внутри байта или слова. Такое определение называется записью (RECORD). Каждая наименованная битовая цепочка в записи (в частном случае один бит), называется полем. Директива RECORD, определяющая запись, имеет формат
Имя RECORD <Имя поля:длина>,{<Имя поля : длина>}
Максимальное число бит в данной директиве равно 16, а минимальное - 1.
Оператор WIDTH ( ширина), примененный к записи, сообщает ее ширину в битах, т.е. сумму длин всех составляющих ее полей.
Размер записи равен числу байт, необходимых для ее размещения: 1 (если ширина записи равна 1..8 бит) или 2 (если ширина записи равна 9..16 бит).
Директива RECORD позволяет давать имена битовым полям в байтах или словах. TURBO ASSEMBLER сам подсчитывает положение поля. Например
RECORD SBYTE SIGN: 1 , VAL: 7
Нельзя создавать записи, больше чем слово. Переменные типа RECORD создаются следующим образом:
ASSUME CS:CODSEG, DS:DATSEG
ЏаЁ н⮬ ®аЈ Ё§гҐвбп ®ўл© бзҐвзЁЄ п祥Є, ў Є®в®ал© § Јаг¦ Ґвбп г«Ґў®Ґ ᬥ饨Ґ.
ђ §¬ҐйҐЁҐ ¤ ле ¬®¦® з вм Ґ б г«Ґў®© п祩ЄЁ (Ї® 㬮«з Ёо), б вॡ㥬®©.
’ҐЄг饥 § 票Ґ бзҐвзЁЄ п祥Є ¬®¦Ґв Ўлвм Ё§¬ҐҐ® Їа®Ја ¬¬Ёб⮬ б Ї®¬®ймоя ¤ЁаҐЄвЁўл ORG ( з «®), Ё¬ҐойЁ© д®а¬ в
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя ORGяяя <ўла ¦ҐЁҐ>
ЏаЁ ўлЇ®«ҐЁЁ ¤ЁаҐЄвЁўл ORG ўлзЁб«пҐвбп § 票Ґ ўла ¦ҐЁп, १г«мв в § Јаг¦ Ґвбп ў бзҐвзЁЄ п祥Є. ‚лзЁб«ҐЁҐ ўла ¦ҐЁп Їа®Ё§ў®¤Ёвбп Ї® ¬®¤г«о 64 Љ.
„ЁаҐЄвЁў ®ЇаҐ¤Ґ«ҐЁп Ё¬Ґ EQU.
яяяяяяяяяяя „ЁаҐЄвЁў EQU Ї®§ў®«пҐв Їа®Ја ¬¬Ёбвг ®ЇаҐ¤Ґ«пвм бЁ¬ў®«ЁзҐбЄЁҐ Ё¬Ґ ¤«п з бв® ЁбЇ®«м§гҐ¬ле ўла ¦ҐЁ© Ё Ё¬ҐҐв д®а¬ в:
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя €¬п яяяяяяяяяяяяяяя EQUяяяяяяяяяяяяяяя <ўла ¦ҐЁҐ>
Џ®«Ґ <ўла ¦ҐЁҐ> ¬®¦Ґв ®ЇаҐ¤Ґ«пвм:
яяяяяяяяяяя -Є®бв вл;
яяяяяяяяяяя - ¤аҐб ;
яяяяяяяяяяя -ॣЁбвал;
яяяяяяяяяяя -¬Ґ¬®Є®¤л Є®¬ ¤л.
яяяяяяяяяяя ‚ Ї®«Ґ "Ё¬п" 室Ёвбп Ё¬п, Є®в®а®Ґ Їа®Ја ¬¬Ёбв ЁбЇ®«м§гҐв ¤«п ЇаҐ¤бв ў«ҐЁп ўла ¦ҐЁп. ЋЇаҐ¤Ґ«пҐ¬лҐ б Ї®¬®ймо ¤ЁаҐЄвЁўл EQU Ё¬Ґ Ґ а §аҐи Ґвбп ЇҐаҐ®ЇаҐ¤Ґ«пвм. в.Ґ. Ё¬п ¬®¦Ґв Ї®пўЁвмбп в®«мЄ® ў ®¤®© ¤ЁаҐЄвЁўҐ EQU. Ќ ЇаЁ¬Ґа:
яяяяяяяяяяяяяяяяяяяяяяя CRяяяяяя яяяяяяяяяяя EQUяяя 0DHяяяяяяяяяяяяяяя ; зЁб«Ґ п Є®бв в
яяяяяяяяяяяяяяяяяяяяяяя ADRяяя EQUяяя AR [SI]+3яяяяяя ; ¤аҐб®Ґ ўла ¦ҐЁҐ
яяяяяяяяяяяяяяяяяяяяяяя COUN’ яяяяяяяя EQUяяя CXяяяяяяяяяяяяяяяяя ; ॣЁбва
яяяяяяяяяяя ‡ ¬Ґз ЁҐ!
„ЁаҐЄвЁў PURGE ( г¤ «Ёвм, ®бў®Ў®¤Ёвм) г¤ «Ёвм Ё¬Ґ Ё§ в Ў«Ёжл Ё¬Ґ: Џ®б«Ґ нв®Ј® нв® Ё¬п ¬®¦® ®ЇаҐ¤Ґ«Ёвм § ®ў®.
„ЁаҐЄвЁўл Їа®жҐ¤га PROC Ё ENDђ.
яяяяяяяяяяя
„ЁаҐЄвЁў PROC (procedure) ®в¬Ґз Ґв в®зЄг ўе®¤ Їа®жҐ¤гал, ¤ЁаҐЄвЁў ENDP - ®Є®з ЁҐ Їа®жҐ¤гал. ”®а¬ в ¤ЁаҐЄвЁў
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя €¬п яяя PROC <вЁЇ> ;NEAR, Ї® 㬮«з Ёо, Ё«Ё FAR -
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя .
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя яяяяяяяяяяя ⥫® Їа®жҐ¤гал
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя .
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя .
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя €¬пяяяя ENDP
яяяяяяяяяяя €¬п пў«пҐвбп ¬ҐвЄ®©, гЄ §лў о饩 в®зЄг ўе®¤ Їа®жҐ¤гал. ’ЁЇ®¬ Їа®жҐ¤гал пў«пҐвбп NEAR Ё«Ё FAR (Ї® 㬮«з Ёо ЇаЁЁ¬ Ґвбп вЁЇ NEAR). ЂбᥬЎ«Ґа ЁбЇ®«м§гҐв вЁЇ Їа®жҐ¤гал ¤«п ®ЇаҐ¤Ґ«ҐЁп в®Ј®, Є Єго Є®¬ ¤г CALL ЈҐҐаЁа®ў вм ЇаЁ ўл§®ўҐ Їа®жҐ¤гал. „«п Їа®жҐ¤га вЁЇ NEAR бᥬЎ«Ґа ЈҐҐаЁагҐв Є®¬ ¤г ўгваЁбҐЈ¬Ґв®Ј® ўл§®ў . ЏаЁ ®Ўа 饨Ё ў Їа®жҐ¤гॠў б⥪Ґ § Ї®¬Ё Ґвбп , § ⥬ ў®ббв ў«Ёў Ґвбп в®«мЄ® ᮤҐа¦Ё¬®Ґ бзҐвзЁЄ Є®¬ ¤, в.Ґ. ¤«п Їа®жҐ¤га вЁЇ FAR бᥬЎ«Ґа ЈҐҐаЁагҐв ¤«Ёго Є®¬ ¤г ¬Ґ¦бҐЈ¬Ґв®Ј® ўл§®ў , Є®в®а п ᮤҐа¦Ёв Ў §г Ё ᬥ饨Ґ в®зЄЁ ўе®¤ . ЏаЁ ®Ўа 饨Ё Є нв®© Їа®жҐ¤гॠў б⥪Ґ § Ї®¬Ё Ґвбп, § ⥬ ў®ббв ў«Ёў Ґвбп ᮤҐа¦Ё¬®Ґ ॣЁбва®ў CS Ё IP.
яяяяяяяяяяя Џа®жҐ¤гал п§лЄҐ бᥬЎ«Ґа Ґ Ё¬Ґов ®Ја ЁзҐ®© ®Ў« бвЁ ¤Ґ©бвўЁп, в.Ґ. Ё§ «оЎ®Ј® ¬Ґбв Їа®Ја ¬¬л ¬®¦® ®Ўа й вмбп Є ЇҐаҐ¬Ґл¬ Ё ¬ҐвЄ ¬ ўгваЁ Їа®жҐ¤гал (в.Ґ. Ї ал ¤ЁаҐЄвЁў PROC/ENDP ).
яяяяяяяяяяя ‘«Ґ¤гҐв Ї®¬Ёвм, зв® Є®¬ ¤ п Ї®б«Ґ¤®ў ⥫м®бвм, 室пй пбп ба §г ЇҐаҐ¤ ¤ЁаҐЄвЁў®© PROC, ў б«гз Ґ Ї®пў«ҐЁп ®иЁЎЄЁ ў®©¤Ґв ў ⥫® Їа®жҐ¤гал. „«п ЇаҐ¤®вўа 饨п б«гз ©®Ј® ўлЇ®«ҐЁп Їа®жҐ¤гал ЎҐ§ ҐҐ ўл§®ў ४®¬Ґ¤гҐвбп а §¬Ґй вм Їа®жҐ¤гал ЇҐаҐ¤ ⥬Ё, Є®в®алҐ Ёе ўл§лў ов.
яяяяяяяяяяя ‚室묨 Ї а ¬Ґва ¬Ё ¬®Јгв Ўлвм зЁб«ҐлҐ § зҐЁп Ё ¤аҐб . ЏаЁўҐ¤Ґ¬ ¤ў бЇ®б®Ў ЇҐаҐ¤ зЁ Ї а ¬Ґва®ў Їа®жҐ¤га ¬. ‚ ®¤®¬ бЇ®б®ЎҐ § зҐЁп Ї а ¬Ґва®ў а §¬Ґй овбп ў ॣЁбва е ЊЏ ЇҐаҐ¤ ®Ўа 饨Ґ¬ Є Їа®жҐ¤гаҐ. ‚ ¤агЈ®¬ бЇ®б®ЎҐ ЇҐаҐ¤ з Ї а ¬Ґва®ў Їа®жҐ¤га ¬ ®аЈ Ё§гҐвбп зҐаҐ§ б⥪ б Ї®¬®ймо ॣЁбва ‚ђ, ¤«п Є®в®а®Ј® ᥣ¬Ґвл¬ пў«пҐвбп ॣЁбва SS.
яяяяяяяяяяя ‚ п§лЄҐ бᥬЎ«Ґа ЊЏ I8086 ४®¬Ґ¤гҐвбп ЇаЁ¤Ґа¦Ёў вмбп б«Ґ¤го饣® б®Ј« иҐЁп ® ў®§ўа й Ґ¬®¬ Їа®жҐ¤га®© § 票Ґ¬ ўл室®Ј® Ї а ¬Ґва .
яяяяяяяяяяяяяяяяяяяяяяя -§ 票Ґ ЇҐаҐ¬Ґ®© вЁЇ WORD ў®§ўа й Ґвбп ў ЄЄг¬г«пв®аҐ Ђ•;
яяяяяяяяяяяяяяяяяяяяяяя -§ 票Ґ ЇҐаҐ¬Ґ®© вЁЇ BYTE ў®§ўа й Ґвбп ў ЄЄг¬г«пв®аҐ AL;
яяяяяяяяяяяяяяяяяяяяяяя -Є®а®вЄЁ© гЄ § ⥫м (ᬥ饨Ґ) ў®§ўа й Ґвбп ў ॣЁбвॠBX;
яяяяяяяяяяяяяяяяяяяяяяя -¤«Ёл© гЄ § ⥫м (Ў § :ᬥ饨Ґ) ў®§ўа й Ґвбп ў ॣЁбва е ES:BX.
„ЁаҐЄвЁў LABEL
яяяяяяяяяяя „ЁаҐЄвЁў LABEL ўлЇ®«пҐв ҐбЄ®«мЄ® дгЄжЁ©, ЇаЁ¬Ґа, ®ЎҐбЇҐзЁў Ґв ҐбЄ®«мЄ® в®зҐЄ ўе®¤ ў Їа®жҐ¤га е Ё«Ё ¬®¦Ґв ᮧ¤ ў вм Ё¬Ґ ¤«п «оЎле п祥Є Ї ¬пвЁ Ґ§ ўЁбЁ¬® ®в Ёе ᮤҐа¦Ё¬®Ј® Ё ЇаҐ¤Ї®« Ј Ґ¬®Ј® ЁбЇ®«м§®ў Ёп . Ћ ᮤҐа¦Ёв Ёд®а¬ жЁо ® вЁЇҐ ®ЇаҐ¤Ґ«пҐ¬®Ј® Ё¬ҐЁ, вЁЇ ®¤®§ з® гЄ §лў Ґв ¤®ЇгбвЁ¬®Ґ гЇ®вॡ«ҐЁҐ Ё¬ҐЁ. ”®а¬ в ¤ЁаҐЄвЁўл:
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя €¬п яяя LABEL <вЁЇ>
яяяяяяяяяяя ‚ Є зҐб⢥ вЁЇ дЁЈгаЁагҐв ®¤® Ё§ ЇпвЁ Є«о祢ле б«®ў: BYTE, WORD, DWORD, NEAR, FAR. ЏҐаўлҐ ваЁ вЁЇ гЄ §лў ов в®, зв® Ё¬п ЇаҐ¤бв ў«пҐв б®Ў®© ЇҐаҐ¬Ґго. €¬Ґ ЇҐаҐ¬Ґле ¤®ЇгбвЁ¬л ў® ўбҐе Є®¬ ¤ , ®ЇҐаЁагойЁе ¤ л¬Ё, ® Ёе Ґ«м§п гЇ®вॡ«пвм ў Є®¬ ¤ е ЇҐаҐ¤ зЁ гЇа ў«ҐЁп. €¬п б вЁЇ®¬ NEAR Ё«Ё FAR .пў«пҐвбп ¬ҐвЄ®©, Є®в®а п ¬®¦Ґв Ўлвм ®ЇҐа ¤®¬ ў Є®¬ ¤ е ЇҐаҐ¤ зЁ гЇа ў«ҐЁп, ® Ґ¤®ЇгбвЁ¬ ў Є®¬ ¤ е, ®ЇҐаЁагойЁе ¤ л¬Ё. Ќ ЇаЁ¬Ґа:
яяяяяяяяяя BUFяяя LABELяяяяяяяяяяя WORD
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя DWяяяя 1234H
ќв®в да Ј¬Ґв Їа®Ја ¬¬л «®ЈЁзҐ ¤ЁаҐЄвЁўҐ:
BUFяяя DWяяяя 1234H
„ЁаҐЄвЁў
NEDяя LABELяяяяяяяяяяя NEAR
®ЇаҐ¤Ґ«пҐв Ё¬п NED Є Є ¬ҐвЄг.
яяяяяяяяяяя „ЁаҐЄвЁў LABEL 㤮Ў ¤«п ®ЇаҐ¤Ґ«ҐЁп § 票п гЄ § ⥫п б⥪ (в.Ґ. ўҐаиЁл б⥪ ), ЇаЁ¬Ґа,
яяяяяяяяяяяяяяяяяяяяяяя STACK_SEGяяяяяяяяяяяя SEGMENTяяяя WЋRDяяяяяяяяяяя STACK
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя яяяяяяяяяяя DWяяяяяяяяяяяяяяяя 64 DUP(?)яяяяяя яяяяяяяяяяя ; ўл¤Ґ«ҐЁҐ а §¬Ґа б⥪
яяяяяяяяяяяяяяяяяяяяяяя VSTKяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя LABELяяяяяяяяяяяяяяяяяяяяяя WORDяяяяяяяяяяяяяяяяяяяяяя ;ўҐаиЁ б⥪
яяяяяяяяяяяяяяяяяяяяяяя STACK_SEGяяяяяяяяяяяя ENDS
яяяяяяяяяяя „ЁаҐЄвЁў DW १ҐаўЁагҐв 64 б«®ў Ї ¬пвЁ ЎҐ§ Ёе ЁЁжЁ «Ё§ жЁЁ. „ЁаҐЄвЁў LABEL ЇаЁбў Ёў Ґв Ё¬п VSTK б«®ўг, 室п饬гбп Ї®б«Ґ 64 б«®ў ®в з « ᥣ¬Ґв STACK_SEG. ‘¬ҐйҐЁҐ VSTK ®в з « ᥣ¬Ґв STACK_SEG ЇаҐ¤бв ў«пҐв б®Ў®© в® § 票Ґ , Є®в®а®Ґ Ўг¤Ґв ᮤҐа¦ вм гЄ § ⥫м б⥪ SP Є®Ј¤ б⥪ Їгбв®©.
„ЁаҐЄвЁў бўп§Ё ¬®¤г«Ґ© Ё ᥣ¬Ґв®ў.
„ЁаҐЄвЁўл бўп§Ё ¬®¤г«Ґ©.
ЏаЁ бвагЄвг஬ Їа®Ја ¬¬Ёа®ў ЁЁ б«®¦ п Їа®Ја ¬¬ а §¤Ґ«пҐвбп ҐбЄ®«мЄ® ба ўЁвҐ«м® ўв®®¬ле Ў«®Є®ў (¬®¤г«Ґ©). Њ®¤г«м п Їа®Ја ¬¬ б®бв®Ёв Ё«Ё Ё§ ҐбЄ®«мЄЁе Ёб室ле ¬®¤г«Ґ©, ¤®ЇгбЄ ойЁе бᥬЎ«Ёа®ў ЁҐ, Ґ§ ўЁбЁ¬® ¤агЈ ® ¤агЈ , Ё«Ё ¬®¦Ґв ᮤҐа¦ вм ҐбЄ®«мЄ® Їа®жҐ¤га. ЏаЁ ¬®¤г«м®¬ Їа®Ја ¬¬Ёа®ў ЁЁ ў®§ЁЄ ов Їа®Ў«Ґ¬л ®ЎкҐ¤ЁҐЁп (бўп§Ё, бўп§лў Ёп, । ЄвЁа®ў Ёп бўп§Ґ©, Є®¬Ї®®ўЄЁ) ®в¤Ґ«мле ¬®¤г«Ґ© ў Ґ¤Ёго Їа®Ја ¬¬г. „«п нв®Ј® Ґ®Ўе®¤Ё¬л ᮮ⢥вбвўгойЁҐ ¤ЁаҐЄвЁўл бᥬЎ«Ґа Ё бЇҐжЁ «м п Їа®Ја ¬¬ , §лў Ґ¬ п । Єв®а®¬ бўп§Ґ© Ё«Ё Є®¬Ї®®ўйЁЄ®¬.
яяяяяяяяяяя Ћ¤ Ё§ § ¤ з ®ЎкҐ¤ЁҐЁп ¬®¤г«Ґ© § Є«оз Ґвбп ў ⮬, зв® Ё§ ¤ ®Ј® ¬®¤г«п ў®§¬®¦л ®Ўа 饨п (ббл«ЄЁ) Є Ё¬Ґ®ў л¬ н«Ґ¬Ґв ¬ (ЇҐаҐ¬Ґл¬, ¬ҐвЄ ¬ Ё ¤а.) ў ¤агЈЁе ¬®¤г«пе, ¤агЈЁҐ ¬®¤г«Ё ¬®Јгв ®Ўа й вмбп Є в ЄЁ¬ ¦Ґ н«Ґ¬Ґв ¬ ¤ ®Ј® ¬®¤г«п (б¬. аЁб. Ё¦Ґ).
‘ Ї®¬®ймо ¬Ґ¦¬®¤г«мле ®Ўа 饨© ¬®¤г«Ё ®ЎкҐ¤Ёповбп ў Ґ¤Ёго Їа®Ја ¬¬г.
яяяяяяяяяяя ЏаЁ бᥬЎ«Ёа®ў ЁЁ Є ¦¤®Ј® Ёб室®Ј® ¬®¤г«п Ї®а®¦¤ Ґвбп ®ЎкҐЄвл© ¬®¤г«м (®ЎкҐЄвл© д ©«), ᮤҐа¦ йЁ© б«г¦ҐЎго Ёд®а¬ жЁо ® ¬Ґ¦¬®¤г«мле ®Ўа 饨пе. ђҐ¤ Єв®а бўп§Ґ© ЁбЇ®«м§гҐв нвг Ёд®а¬ жЁо ¤«п ®ЎкҐ¤ЁҐЁп ®в¤Ґ«мле ®ЎкҐЄвле д ©«®ў ў Ґ¤Ёл© ®ЎкҐЄвл© д ©«, ў Є®в®а®¬ гзвҐл ўбҐ ¬Ґ¦¬®¤г«млҐ ®Ўа 饨п. ђ бᬮв२Ґ ¤ЁаҐЄвЁў бўп§Ґ© ¬®¤г«Ґ© Ё ᥣ¬Ґв®ў 祬 б ¤ЁаҐЄвЁў PUBLIC Ё EXTRN
„ЁаҐЄвЁўл PUBLIC Ё EXTRN .
„ЁаҐЄвЁў PUBLIC ®Ўкпў«пҐв Ё¬п, ®ЇаҐ¤Ґ«Ґ®Ґ ў ¤ ®¬ ¬®¤г«Ґ, Ј«®Ў «мл¬, в.Ґ. ¤®бвгЇл¬ ¤«п ®Ўа 饨© Ё§ ¤агЈЁе ¬®¤г«Ґ©. „ЁаҐЄвЁў EXTRN, б®®Ўй Ґв, зв® ЁбЇ®«м§гҐ¬®Ґ ў ¤ ®¬ ¬®¤г«Ґ Ё¬п ®ЇаҐ¤Ґ«Ґ® ў ¤агЈ®¬ ¬ҐбвҐ, в.Ґ. пў«пҐвбп ¤«п ¤ ®Ј® ¬®¤г«п ўҐиЁ¬. „ЁаҐЄвЁўл PUBLIC Ё EXTRN Ё¬Ґов д®а¬ в:
яяяяяяяяяяяяяяяяяяяяяяя яяяяяяяяяяяяяяяяяяяяяяя PUBLIC яяяяяяяя €¬п, [€¬п]
EXTRN .яяяяяяя €¬п:вЁЇ,<€¬п :вЁЇ>
яяяяяяяяяяя €¬п ў ®ЎҐЁе ¤ЁаҐЄвЁў е ¬®¦Ґв Ўлвм Ё¬ҐҐ¬ ЇҐаҐ¬Ґ®©, ¬ҐвЄЁ Ё«Ё Є®бв вл, ,®ЇаҐ¤Ґ«Ґ®© ¤ЁаҐЄвЁў®© = . ’ЁЇ®¬ ¤«п ЇҐаҐ¬Ґ®© ¬®¦Ґв Ўлвм BYTE, WORD, DWORD.
’ЁЇ®¬ ¤«п ¬ҐвЄЁ ¬®¦Ґв Ўлвм NEAR, FAR, ¤«п Є®бв вл -ABS ( Ўб®«о⮥ § 票Ґ)
Љ ¦¤®Ґ Ё¬п, ®ЇаҐ¤Ґ«пҐ¬®Ґ ў ¤ ®¬ ¬®¤г«Ґ, ¬®¦Ґв Ўлвм гЄ § ® ў ¤ЁаҐЄвЁўҐ PUBLIC в®«мЄ® ®¤Ё а §. ђҐЄ®¬Ґ¤гҐвбп ¤ЁаҐЄвЁўл PUBLIC Ё EXTRN бЈагЇЇЁа®ў вм ў з «Ґ ¬®¤г«п.
яяяяяяяяяяя ’ЁЇ, дЁЈгаЁагойЁ© ў ¤ЁаҐЄвЁўҐ EXTRN, ¤®«¦Ґ б®ўЇ ¤ вм б вЁЇ®¬ Ё¬ҐЁ , ®ЇаҐ¤Ґ«Ґл¬ ў ¤агЈ®¬ ¬®¤г«Ґ.
яяяяяяяяяяя ЏаЁ¬Ґал:
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя PUBLUCяяяяяяяяяяяяяяяяяяя NED, MUR, SVAL
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя EXTRNяяяяяяяяяяяяяяяяяяяяяя DAD:BYTE, IVN:FAR, KRN:ABS
яяяяяяяяяяя …б«Ё бᥬЎ«Ґа ўбваҐз Ґв ®Ўа 饨Ґ Є ўҐиҐ¬г Ё¬ҐЁ, ® ў Є®¬ ¤Ґ १ҐаўЁагҐв Ґ®Ўе®¤Ё¬®Ґ ¬Ґбв® (б гзҐв®¬ вЁЇ Ё¬ҐЁ), ў ®ЎкҐЄв®¬ д ©«Ґ ¤Ґ« Ґвбп ®в¬ҐвЄ ®Ў н⮬. ЏаЁ ®ЎкҐ¤ЁҐЁЁ ҐбЄ®«мЄЁе ®ЎкҐЄвле д ©«®ў । Єв®а бўп§Ґ© Їа®б¬ ваЁў Ґв в ЄЁҐ ®в¬ҐвЄЁ Ё, ЁбЇ®«м§гп ¤®бвгЇго Ґ¬г Ёд®а¬ жЁо ® Ј«®Ў «мле Ё¬Ґ е, Ї®¤бв ў«пҐв Ґ®Ўе®¤Ё¬лҐ ¤аҐб Ё«Ё § 票п.
„ЁаҐЄвЁў END.
яяяяяяяяяяя Љ ¦¤л© ¬®¤г«м ¤®«¦Ґ § Є зЁў вмбп нв®© ¤ЁаҐЄвЁў®©, ¤«п гЄ § Ёп ва б«пв®аг, з⮠⥪бв ¤ ®Ј® ¬®¤г«п § Є®зҐ.
„ЁаҐЄвЁў END яЁ¬ҐҐв д®а¬ в
яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя END [<ЇгбЄ®ў®© ¤аҐб>]
‚ Є ¦¤®¬ Ёб室®¬ ¬®¤г«Ґ ¬®¦Ґв Ўлвм в®«мЄ® ®¤ ¤ЁаҐЄвЁў END ў Ї®б«Ґ¤Ґ© бва®ЄҐ ¬®¤г«п. ЏгбЄ®ўл¬ ¤аҐб®¬ пў«пҐвбп ¬ҐвЄ в®© Є®¬ ¤л, б Є®в®а®© ¤®«¦® з вмбп ўлЇ®«ҐЁҐ Їа®Ја ¬¬л. ЏаЁ ®ЎкҐ¤ЁҐЁЁ ҐбЄ®«мЄЁе ¬®¤г«Ґ© в®«мЄ® ў ®¤®¬ Ё§ ¬®¤г«Ґ© (Ј« ў®¬) ¤®«¦Ґ Ўлвм гЄ § ЇгбЄ®ў®© ¤аҐб.
„ЁаҐЄвЁўл ®ЎкҐ¤ЁҐЁп «®ЈЁзҐбЄЁе н«Ґ¬Ґв®ў.
яяяяяяяяяяя ЏаЁ ®ЎкҐ¤ЁҐЁЁ ¬®¤г«Ґ© ў ®¤г Їа®Ја ¬¬г ў®§ЁЄ Ґв § ¤ з ®ЎкҐ¤ЁҐЁп «®ЈЁзҐбЄЁе ᥣ¬Ґв®ў, Ё§ Є®в®але б®бв®Ёв Є ¦¤л© ¬®¤г«м. …б«Ё нвг § ¤ зг Ґ аҐи вм, в® ЇаЁ ЇҐаҐ¤ зҐ гЇа ў«ҐЁп ®¤®Ј® ¬®¤г«п Є ¤агЈ®¬г Ґ®Ўе®¤Ё¬® Ё§¬Ґпвм ᮤҐа¦Ё¬®Ґ ᥣ¬Ґв®Ј® ॣЁбва CS, ЇаЁ ®Ўа 饨Ё Є ¤ л¬ - ᥣ¬Ґв®Ј® ॣЁбва DS. ‚®§ЁЄ ов б«®¦®бвЁ Ё ЇаЁ ®аЈ Ё§ жЁЁ б⥪ ЇаЁ ®ЎкҐ¤ЁҐЁЁ ¬®¤г«Ґ©.
яяяяяяяяяяя Џ®н⮬г, Ґб«Ё ®ЎкҐ¤ЁҐл© а §¬Ґа ᥣ¬Ґв®ў Є®¤ ®ЎкҐ¤ЁҐле ¬®¤г«Ґ© а §¬Ґа®¬ ¬ҐмиҐ 64 ЉЎ ©в, ⮠ᥣ¬Ґвл Є®¤®ў ¬®¤г«Ґ© «гзиҐ ®ЎкҐ¤Ёпвм в Є, зв®Ўл Є ᮤҐа¦ йЁ¬бп ў Ёе Є®¬ ¤ ¬ ¬®¦® Ўл«® ®Ўа й вмбп ЇаЁ ®¤®¬ Ё ⮬ ¦Ґ ᮤҐа¦Ё¬®¬ ॣЁбва CS.
яяяяяяяяяяя Ђ «®ЈЁз® б«Ґ¤гҐв ®ЎкҐ¤Ёпвм ᥣ¬Ґвл ¤ ле Ё ᥣ¬Ґвл б⥪®ў.
яяяяяяяяяяя ЌҐ®Ўе®¤Ё¬ п Ёд®а¬ жЁп ® бЇ®б®Ў е ®ЎкҐ¤ЁҐЁп «®ЈЁзҐбЄЁе ᥣ¬Ґв®ў ®ЎкҐ¤ЁпҐ¬ле ¬®¤г«Ґ© ᮤҐа¦Ёвбп ў ¤ЁаҐЄвЁў е SEGMENT ў ўЁ¤Ґ бЇЁбЄ ваЁЎгв®ў. Џ®«л© д®а¬ в ¤ЁаҐЄвЁўл SEGMENT яЁ¬ҐҐв ўЁ¤:
яя €¬пя SEGMENTяяяя [<вЁЇ ўла ўЁў Ёп>]яяяяяяя [<вЁЇ ®ЎкҐ¤ЁҐЁп>]яяяяяяяяяя [<'Ё¬п Є« бб '>]
ЏаЁ н⮬ ®ЎкҐ¤ЁпҐ¬лҐ ᥣ¬Ґвл ¤®«¦л Ё¬Ґвм ®¤Ё Є®ўлҐ Ё¬Ґ . Љ ¦¤®Ґ Ё§ гЄ § ле Ї®«Ґ© ®ЇҐа ¤®ў ¤ЁаҐЄвЁўл пў«пҐвбп Ґ®Ўп§ ⥫мл¬, ® Ґб«Ё ®Ё Ґбвм, в® ®Ё ¤®«¦л б«Ґ¤®ў вм ў гЄ § ®¬ Ї®ап¤ЄҐ.
ђ бᬮваЁ¬ Ў®«ҐҐ Ї®¤а®Ў® ваЁЎгв вЁЇ ®ЎкҐ¤ЁҐЁп .
’ЁЇ ®ЎкҐ¤ЁҐЁп.
ќв®в ваЁЎгв Ї®Є §лў Ґв, Є ЄЁ¬ ®Ўа §®¬ ¤ л© «®ЈЁзҐбЄЁ© ᥣ¬Ґв ¤®«¦Ґ ®ЎкҐ¤Ёпвмбп б ¤агЈЁ¬ «®ЈЁзҐбЄЁ¬ ᥣ¬Ґв®¬ Ё¬ҐойЁ¬ в Є®Ґ ¦Ґ Ё¬п. …б«Ё ¤«п ᥣ¬Ґв нв®в ваЁЎгв Ґ ®ЇаҐ¤Ґ«Ґ, ⮠ᥣ¬Ґв бзЁв Ґвбп Ґ®ЎкҐ¤ЁпҐ¬л¬, ¤ ¦Ґ б ᥣ¬Ґв ¬Ё, Ё¬ҐойЁ¬Ё в Є®Ґ ¦Ґ Ё¬п. ’ЁЇ ®ЎкҐ¤ЁҐЁп ў б«гз Ґ Ґ®Ўе®¤Ё¬®б⨠㦮 гЄ §лў вм ў ЇҐаў®¬ ®ЇаҐ¤Ґ«ҐЁЁ ᥣ¬Ґв. ‚ Ї®б«Ґ¤гойЁе ¤ЁаҐЄвЁў е SEGMENT ¤«п ᥣ¬Ґв®ў б ¤ л¬ Ё¬ҐҐ¬ нв®в ваЁЎгв ¬®¦® ®ЇгбЄ вм. Њ®Јгв ЁбЇ®«м§®ў вмбп б«Ґ¤гойЁҐ вЁЇл ®ЎкҐ¤ЁҐЁп : PUBLIC, STACK, AT, COMMON, MEMORY.
ЏаЁ ваЁЎг⥠PUBLIC ᥣ¬Ґвл ®ЎкҐ¤Ёповбп Їг⥬ Є®Є ⥠樨, в.Ґ. а §¬Ґй овбп ®¤Ё § ¤агЈЁ¬. ЏаЁ н⮬ б¬ҐйҐЁп ўгвਠᥣ¬Ґв Є®а४вЁаговбп б гзҐв®¬ б㬬 а®Ј® а §¬Ґа 㦥 ®ЎкҐ¤ЁҐле ᥣ¬Ґв®ў, зв® Ї®§ў®«пҐв ¤аҐб®ў вм ®ЎкҐ¤ЁпҐ¬лҐ ᥣ¬Ґвл ЇаЁ ®¤®¬ Ё ⮬ ¦Ґ ᮤҐа¦Ё¬®¬ ᥣ¬Ґв®Ј® ॣЁбва .
 |
’ЁЇ ®ЎкҐ¤ЁҐЁп STACK ЇаЁ¬ҐпҐвбп ¤«п «®ЈЁзҐбЄЁе ᥣ¬Ґв®ў, б®бв ў«пойЁе б⥪. ‘ҐЈ¬Ґвл б ваЁЎг⮬ STACK ®ЎкҐ¤Ёповбп в Є, зв®Ўл а §¬Ґа Ї®«г祮© ®Ў« бвЁ Ї ¬пвЁ Ўл« а ўҐ б㬬Ґ а §¬Ґа®ў ®ЎкҐ¤ЁпҐ¬ле ᥣ¬Ґв®ў. ‘¬ҐйҐЁҐ ўгваЁ Є ¦¤®Ј® Ё§ ®ЎкҐ¤ЁпҐ¬ле ᥣ¬Ґв®ў б ваЁЎг⮬ STACK Є®а४вЁаговбп в Є, зв®Ўл Ї®б«Ґ¤Ё© Ў ©в (Ў ©в б ЁЎ®«миЁ¬ ¤аҐб®¬) ў Є ¦¤®¬ ᥣ¬ҐвҐ б®ўЇ ¤ « б Ї®б«Ґ¤Ё¬ Ў ©в®¬ ®ЎкҐ¤ЁҐ®© ®Ў« бвЁ, в.Ґ. ўбҐ ᥣ¬Ґвл б⥪ зЁ овбп б ®¤®Ј® Ё в®Ј® ¦Ґ Ў §®ў®Ј® ¤аҐб .
 |
’ЁЇ ®ЎкҐ¤ЁҐЁп AT б Є®бвагЄжЁҐ©
яAT <ўла ¦ҐЁҐ>
Ї®§ў®«пҐв Їа®Ја ¬¬Ёбвг § ¤ вм з «мл© ¤аҐб «®ЈЁзҐбЄ®Ј® ᥣ¬Ґв в.Ґ. дЁЄбЁа®ў вм ᥣ¬Ґв ў 㦮© ®Ў« бвЁ Ї ¬пвЁ. ‡ 票Ґ ўла ¦ҐЁп § ¤ Ґв ®¬Ґа Ї а Ја д Ї ¬пвЁ, в.Ґ. нв® § 票Ґ § Јаг¦ Ґвбп ў ᮮ⢥вбвўгойЁ© ᥣ¬Ґвл© аҐЈЁбва. Ќ ЇаЁ¬Ґа:
START: MOV AX, DATSEG
MOV DS, AX
-
- команды и директивы
-
CODSEG ENDS
Директива ASSUME не загружает сегментные адреса в сегментные регистры. Загрузка сегментных регистров, кроме регистра CS, производится явными передачами, обычно командой MOV. Так. как команда MOV не может передавать непосредственный операнд в сегментный регистр, поэтому для каждого регистра требуется две команды. Имя DATSEG является именем сегмента (постоянным значением), а не переменной, поэтому ассемблер транслирует первую команду MOV в команду, у которой операнд - источник является непосредственным значением (сегментным адресом).
Поскольку размещение сегментов в памяти осуществляет редактор связей, то операнд - источник фактически формирует редактор связей. Один и тот же сегмент можно назначать несколькими сегментным регистрам .Пример :
ASSUME CS:CODE, DS:CODE
Тогда загрузка сегментного регистра DS осуществляется командами:
MOV AX, CS
MOV DS, AX
Сегментный регистр CS обычно загружается командой межсегментного перехода при инициировании сегментного кода. Если директива ASSUME отсутствует , то во всех обращениях к переменной в памяти необходимо явно указывать сегментный регистр, содержащий базу для конкретного обращения к памяти.
Директива ORG.
Основной внутренней переменной ассемблера является счетчик ячеек (адресов), который при ассемблировании выполняет функцию, аналогичную функции программного счетчика (счетчика команд) при выполнении программы.
Счетчик ячеек сообщает ассемблеру адрес следующей ячейки памяти (точнее смещение в сегменте), в которую будет помещен следующий байт команды или данных.
Первое появление директивы SEGMENT определяет начало сегмента с заданным именем.
База сегмента DISPLAY равна АТ 0В8000Н.
Тип объединения COMMON (общий) означает, что данный сегмент разделяет одинаковые ячейки памяти со всеми другими сегментами с тем же именем из других модулей.
Атрибут MEMORY действует аналогично атрибуту COMMON, но сегменты с данным типом объединения размещаются в памяти после всех других сегментов. В объединяемых модулях должен быть один сегмент с атрибутом MEMORY .
Тип выравнивания.
Атрибут типа выравнивания определяет границу (байт - BYTE, слово - WORD, параграф - PARA, страница - PAGE), на которой должен быть размещен логический сегмент. Ассемблер использует его для формирования в объектном файле служебной информации, используемой редактором связей для выравнивания сегментов. Границы выравнивания задают следующий начальный адрес сегмента:
1) BYTE - адрес любой - кончился один сегмент и сразу же начался другой.
2) WORD - адрес четный - все начинается с четного адреса, независимо от того, где закончился предыдущий адрес.
3) PARA - адрес кратен 16, 4 младших разряда нулевые.
4) PAGE - адрес кратен 256 - 8 начальных разрядов нулевые.
Имя класса.
При наличии этого атрибута редактор связей собирает вмести все области с одинаковыми именами классов. Этот атрибут просто указывает, что некоторые (уже объединенные) области должны быть размещены друг за другом в физической памяти. Атрибут "Имя класса" не обеспечивает адресацию областей при одном и том же содержимом сегментного регистра.
Все сегменты одного класса загружаются до загрузки сегментов другого класса. Само имя класса должно быть заключено в одиночные кавычки. Имена класса воспринимаются без учета вида регистра (верхний или нижний (прописная или строчная буква)), но это можно учитывать, если при ассемблировании использовать опции /ML или /МХ или /NOIGNORECASE (отмена игнорирования).
Сегменты с одинаковыми именами класса принадлежат к одному классу и копируются в выполняемый файл в виде непрерывных блоков. Например:
DATAX SEGMENT 'DATA
.
.
.
solid windowtext
D0,D1 - задание режима
0 0 - синхронный режим
остальные комбинации - асинхронный режим, частота, поступающая на входы СПд и СПр делится на 16 и 64 внутри адаптера
0 1 - х1
1 0 - х16
1 1 - х64
D2,D3 - задание размера информационного блока в асинхронной посылке.
0 0 - 5 бит
0 1 - 6 бит
1 0 - 7 бит
1 1 - 8 бит
D4 - "1" - разрешение контроля по паритету (по какому именно ясно из D5)
D5 - "1" - по четности
"0" - по нечетности
D6,D7 - длительность стоп бита.
0 1 - Dt
1 0 - 1,5Dt
1 1 - 2Dt
Для синхронного режима разряд D6 задает вид синхронизации (внешняя или внутренняя), а D7-количество синхросимволов (один или два).
Формат слова команды.
|
D7 |
D6 |
D5 |
D4 |
D3 |
DATA SEGMENTD0 DB 0F1H ;один байт равен F1H D1 DW 4567H ;одно слово , равное 4567H D2 DW D2 ;одно слово, равное 0003 D3 DD ? ;двойное слово без инициализации D4 DB 20DUP(?) ; двадцать байтов без значений D5 DW 10DUP(0) ;десять нулевых слов DATA ENDS
Директивы DW с именем D2, определяют слово, равное 0003 - это смещение переменой D2 относительно начала сегмента, т.е. слово в этой директиве представляет собой адрес переменной в сегменте. Одиночный вопросительный знак в поле операнда означает, что содержимое ячеек памяти не задается в директиве. Конструкция DUP применяется для распределения и инициализации заданного числа единиц памяти. В качестве элементов в конструкциях DUP могут фигурировать численные и адресные выражения, вопросительный знак, список или повторная конструкция DUP. Строковые переменные. Хотя директива DB может создавать строковые переменные, в языке ассемблера отсутствуют строковые команды для чтения и записи строк, удаления символов, сравнения одной строки с другой. Эти действия могут быть реализованные с помощью процедур. Существует несколько строковых форматов, например, ASCII$ -строка - это набор ASCII-символов , заканчивающийся знаком доллара $ ASCIIZ -строка - - это набор ASCII-символов , заканчивающийся нулевым байтом. Для создания ASCII$ - строки следует использовать директиву DB. str_$ db 'Hello','$' str_$ db 'Hello $' Более распространены ASCIIZ- строки, они создаются также директивой DB str_0 db 'Hello',0 ASCII - строки могут иметь длину от одного до тысяч байт. яяяяяяяяяяя ЏҐаўл© Ў ©в бва®ЄЁ - нв® «ЁЎ® ASCII бЁ¬ў®«, «ЁЎ® г«Ґў®© Ў ©в, §лў Ґ¬л© в Є¦Ґ г«Ґўл¬ бЁ¬ў®«®¬ ASCII. яяяяяяяяяяя …б«Ё ЇҐаўл© бЁ¬ў®« а ўҐ 0, в® бва®Є г«Ґў п, Ї®н⮬㠫ҐЈЄ® ᮧ¤ ў вм ЇҐаҐ¬ҐлҐ г«Ґў®© ¤«Ёл. sbuf яяяя dbяяяяяяяяяяяяяяяяяяя 81я dup(0)яяяяяяяяяяяяяяяяяя ;80- бЁ¬ў®«мл© ЎгдҐа ЏаЁ ᮧ¤ ЁЁ бва®ЄЁ в ЄЁ¬ бЇ®б®Ў®¬ ўбҐЈ¤ б«Ґ¤гҐв гбв ў«Ёў вм бзҐвзЁЄ DUP 1 Ў®«миҐ ¬ ЄбЁ¬ «м®Ј® зЁб« бЁ¬ў®«®ў, Є®в®а®Ґ Ї« ЁагҐв § ЇЁблў вм ў нвг бва®Єг,я зв®Ўл ®бв ў «®бм ¬Ґбв® ¤«п г«п, Є®в®ал¬ бва®Є ўбҐЈ¤ ¤®«¦ § Є зЁў вмбп. ‡ ¬Ґз ЁҐ! Љ ўлзЄЁ ў Є ўлзЄ е. ‘ва®ЄЁ, ®ЇЁб лҐ б Ї®¬®ймо ¤ЁаҐЄвЁўл DB ¬®Јгв Ўа вмбп «ЁЎ® ў Ї®бва®дл ('), «ЁЎ® ў ¤ў®©лҐ Є ўлзЄЁя ("). Џа®б⥩訩 ¬Ґв®¤ ўЄ«озҐЁп Є ўл祪 ўгвам бва®Є б®бв®Ёв ў ЁбЇ®«м§®ў ЁЁ а §«Ёзле вЁЇ®ў Є ўл祪 ¤«п ўл¤Ґ«ҐЁп ўбҐ© бва®ЄЁ Ё ҐҐ ®в¤Ґ«мле з б⥩: st1яяяяяя яяяяяяяяяяя dbяяяяяяя яяяяяяяяяяя ' "ЏаҐЄа б®" бЄ § « €ў ', 0 st1яяяяяя яяяяяяяяяяя dbяяяяяяя яяяяяяяяяяя " ' Ћв«Ёз®' бЄ § « ѓаЁЈ®аЁ©", 0 ‹®Є «млҐ ¬ҐвЄЁ. яяяяяяяяяяя ђ §«Ёз ов Ј«®Ў «млҐ Ё «®Є «млҐ ¬ҐвЄЁ. ѓ«®Ў «млҐ ¬ҐвЄЁ ¤®бвгЇл Ё§ «оЎ®Ј® ¬Ґбв Їа®Ја ¬¬л. ’ ЄЁҐ ¬ҐвЄЁ ¤®«¦л Ўлвм ўбҐ а §лҐ, з⮠ᮧ¤ Ґв бҐамҐ§лҐ Ґг¤®Ўбвў ЇаЁ ॠ«Ё§ жЁЁ Є®а®вЄЁе ЇҐаҐе®¤®ў , ЇаЁ¬Ґа в ЄЁе яяяяяяяяяяя CMPяя AX,9яяяяяяяяяяяяяяяяяяяяяяяяяя ;Ђ•=9? яяяяяяяяяяяяяяяяяяяяяяя яяяяяяяяяяя JEяяяяяяя яяяяяяяяяяя SKяяяяяя яяяяяяяяяяяяяяяяяяяяяяя яяяяяяяяяяя ;Їа®ЇгбвЁвм бва®Єг Ё ЇҐаҐ©вЁ ўЁ§, Ґб«Ё Ђ•=9 яяяяяяяяяяя ADDяяя CX,10яяяяяяяяяяяяяяяяяяяяяяяя ;€ зҐ ЇаЁЎ ўЁвм Є ‘• 10 яяяяяяяяяяяяяяяяяяяяяяя SK: яяяяяяяяяяя Љ®а®вЄЁҐ ЇҐаҐе®¤л, ЇаЁ¬Ґа JE, ¬ҐвЄг SK пў«повбп ®зҐм з бв® ЁбЇ®«м§гҐ¬л¬Ё ¤«п Їа®Ја ¬¬Ёа®ў Ёп п§лЄҐ бᥬЎ«Ґа . ‘Є®аҐҐ ўбҐЈ® ЁЄ ЄЁҐ ¤агЈЁҐ Є®¬ ¤л Ґ Ўг¤гв ўлЇ®«пвм ЇҐаҐе®¤л нвг ¦Ґ ¬ҐвЄг, б«Ґ¤®ў ⥫м®, ¬ҐвЄ SK Ґ г¦ ЁЈ¤Ґ, Єа®¬Ґ нв®Ј® ¬Ґбв . ‚ Ў®«миЁе Їа®Ја ¬¬ в ЄЁе ЇҐаҐе®¤®ў ¬®¦Ґв бгйҐбвў®ў вм ®зҐм ¬®Ј® Ё ЇаЁ¤Ґвбп ЇаЁ¤г¬лў вм (Ё§®ЎаҐв вм) ¤«п Є ¦¤®Ј® Ё§ Ёе ®ўлҐ Ё¬Ґ . „«п гЇа®йҐЁп нв®Ј® TURBO ASSEMBLER Ї®§ў®«пҐв ᮧ¤ ў вм «®Є «млҐ ¬ҐвЄЁ, бгйҐбвўгойЁҐ ў в®© з бвЁ Їа®Ја ¬¬л, ў Є®в®а®© ®Ё г¦л. яяяяяяяяяяя ‹®Є «млҐ ¬ҐвЄЁ Ё¤ҐвЁзл «оЎл¬ ¤агЈЁ¬ ¬ҐвЄ ¬, § ЁбЄ«о票Ґ¬ в®Ј®, зв® ®Ё зЁ овбп б ¤ўге § Є®ў @@. Ќ ЇаЁ¬Ґа, яяяяяяяяяяя @@ 20: яяяяяяяяяяя @@ TWO: яяяяяяяяяяя ‚Ё¬ ЁҐ! ‹®Є «м п ¬ҐвЄ , бгйҐбвўгҐв в®«мЄ® ¤® б«Ґ¤го饩 Ј«®Ў «м®© ¬ҐвЄЁ. ЏаЁ¬Ґа: яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя JMPяяяя THEREяяяяяяяяяяяяяяяяяяяяяя ; ЏҐаҐе®¤ Ј«®Ў «мго ¬ҐвЄг @@ 20:яяяяяяяяя INC яяя AX яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя CMP я AX, 30 яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя JEяяяяяяяяяяяяяяяяяяя @@20яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя ; ЏҐаҐе®¤ «®Є «мго ¬ҐвЄг ўўҐае THERE:яяяяяяяяяя CMP я AX, 30 яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя JE яяяяяя яяяяяяяяяяя @@20яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя ; ЏҐаҐе®¤ «®Є «мго ¬ҐвЄг ўЁ§ яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя XORяяя CX, CX @@20: Њ ббЁўл ў п§лЄҐ ЂбᥬЎ«Ґа . яяяяяяяяяяя ЌҐ бгйҐбвўгҐв бЇҐжЁ «мле Є®¬ ¤, бвагЄвга Ё«Ё ¬Ґв®¤®ў ®ЇЁб Ёп Ё ЁбЇ®«м§®ў Ёп ¬ ббЁў®ў п§лЄҐ ЂбᥬЎ«Ґа . •®вп а Ў®в вм б ¬ ббЁў ¬Ё ¬®¦®. ’ Є, ЇаЁ¬Ґа, ¬ ббЁў 楫ле зЁбҐ« ¬®¦® ᮧ¤ вм ЁбЇ®«м§гп ®ЇҐа в®а DUP: AR яяяя DB яяяяя 10 DUP (?) - яяяяяяяяяяяяя ;¬ ббЁў Ё§ 10 楫ле н«Ґ¬Ґв®ў. Њ®¦® ®ЇаҐ¤Ґ«Ёвм Ї®б«Ґ¤®ў ⥫м®бвм Ё§ 10 § 票©: AR яяяя DBяяяяяя яяяяяяяяяяя 0,1,2,3,4,5,6,7,8,9 Њ®¦® ᮧ¤ ў вм Ё ¬ ббЁўл Ё§ б®бв ўле н«Ґ¬Ґв®ў, ЇаЁ¬Ґа бва®Є: яяяяяяяяяяя ARяяяяяяяяяяяяяяяяя DBяяяяяяяяяяяяяяяяя 20 DUP(?),0яяяяяяяяяяяяяя : AR [0] яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя DBяяяяяяяяяяяяяяяяя 20 DUP(?),0яяяяяяяяяяяяяя : AR [1] яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя DBяяяяяя яяяяяяяяяяя 20 DUP(?),0яяяяяяяяяяяяяя ; AR [3] ЏаЁ ᮧ¤ ЁЁ Ў®«миЁе ¬ ббЁў б«Ґ¤гҐв ЁбЇ®«м§®ў вм в ЄЁҐ ¤ЁаҐЄвЁўл : LABEL -я ¬ҐвЄ REPT - Ї®ўв®аЁвм LABELяяяяяяяяяяяяяяяяяяяяяя ARяяяяяяяяяяяяяяяяя BYTE REPTяяяяяяяяяяяяя 100 яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя яяяяяяяяяяяяяяяяяяяяяяя DBяяяяяя яяяяяяяяяяяяяяяяяяяяяяя 20 DUP(?),0 ENDM яяяяяяяяяяя ЏҐаў п бва®Є ®ЇЁблў Ґв ¬ҐвЄг AR вЁЇ BYTE . ‡¤Ґбм ¬®¦® ЁбЇ®«м§®ў вм Ё ¤агЈЁҐ вЁЇл WORD, DWORD Ё в.¤. яяяяяяяяяяя „ЁаҐЄвЁў LABEL гЄ §лў Ґв бᥬЎ«Ґаг, Є Є ¤аҐб®ў вм Ї®б«Ґ¤гойЁҐ ¤ лҐ. ‚ Ї ¬пвЁ ® Ґ १ҐаўЁагҐв ЁЄ Є®Ј® Їа®бва бвў . яяяяяяяяяяя ‚ ЇаЁўҐ¤Ґ®¬ ЇаЁ¬ҐаҐ б«Ґ¤гойЁҐ ¤ лҐ пў«повбп бва®Є ¬Ё, Є®в®алҐ ўбҐЈ¤ ¤аҐбговбп Є Є ®¤Ё®злҐ Ў ©вл. яяяяяяяяяяя „ЁаҐЄвЁў REPT (Ї®ўв®аЁвм ®ЇаҐ¤Ґ«Ґ®Ґ Є®«ЁзҐбвў® а §) (ў ¤ ®¬ б«гз Ґ 100 а §) Ї®ўв®апҐв «оЎ®© ®ЇҐа в®а п§лЄ бᥬЎ«Ґа . ‚бҐ, з⮠室Ёвбп ¬Ґ¦¤гя REPT Ё ENDM (Є®Ґж ¬ Єа®) Ї®ўв®апҐвбп в Є, Є Є Ґб«Ё Ўл нвЁ бва®ЄЁ Ўа «Ё Ґ®Ўе®¤Ё¬®Ґ Є®«ЁзҐбвў® а §. ђ бᬮваЁ¬ 㤮Ўл© ЇаЁҐ¬ Ё§¬Ґпвм Є ¦¤л© а § ®ЇЁб ЁҐ ў ®ЇаҐ¤Ґ«ҐЁЁ. Ќ ЇаЁ¬Ґа ¤«п ᮧ¤ Ёп ¬ ббЁў Ё§ ¤Ґбп⨠楫ле н«Ґ¬Ґв®ў Ё § ¤ Ёп Є ¦¤®¬г н«Ґ¬Ґвг ¬ ббЁў § 票© ®в 0 ¤® 9 ¬®¦® ЁбЇ®«м§®ў вм б«Ґ¤го饥 ®ЇЁб ЁҐ: VAL = 0яяяяяяяяяяяяяяяяяяяя ;яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя ¤ЁаҐЄвЁў ЇаЁбў Ёў Ёп LABELяяяяяяяяяя ARяяяяяяяяяяяяяяяяяяяяяяяяяяяяя WORD REPTя яяяяяяяяяяя 10 яяяяяяяяяяяяяяяяяяяяяя яяяяяяяяяяя DWяяяя VAL яяяяяяяяяя VAL = VAL+1яяяяяяяяяя ;¤ЁаҐЄвЁў ЇаЁбў Ёў Ёп ENDM €¤ҐЄбЁа®ў ЁҐ ¬ ббЁў®ў. яяяяяяяяяяя ђ бᬮваЁ¬ бЇ®б®Ўл звҐЁп Ё § ЇЁбЁ § 票© ў ¬ ббЁўл. Ќ ЇаЁ¬Ґа, Є Є ®Ўа вЁвмбп Є зҐвўҐа⮬г н«Ґ¬Ґвг ¬ ббЁў ? „«п нв®Ј® 㦮 Ї®Ё¬ вм, зв® ў п§лЄҐ бᥬЎ«Ґа Ё¤ҐЄбл ¬ ббЁў®ў - нв® ®ЎлзлҐ ¤аҐб . Џ®н⮬㠥§ ўЁбЁ¬® ®в вЁЇ ¤ ле, § ЇЁб ле ў ¬ ббЁў, Ё¤ҐЄб жЁп ®в¤Ґ«мле § 票© (в.Ґ. ®в¤Ґ«мле н«Ґ¬Ґв®ў) бў®¤Ёвбп Є ¤ўг¬ и Ј ¬: 1) 㬮¦Ёвм а §¬Ґа н«Ґ¬Ґв ¬ ббЁў Ё¤ҐЄб ¬ ббЁў ; I 2) ЇаЁЎ ўЁвм १г«мв в Є Ў §®ў®¬г ¤аҐбг ¬ ббЁў . ЏаЁ¬Ґа. ‚ Їа®б⮬ ¬ ббЁўҐ Ў ©в®ў, Ґб«Ё I=0, в®Ј¤ I*1=0*1=0 Ї«об ¤аҐб ar (Ў § ) ®ЇаҐ¤Ґ«пҐв ЇҐаўл© н«Ґ¬Ґв ¬ ббЁў ar [0] ‚в®а®© н«Ґ¬Ґв ar [1] (I=1) а бЇ®«®¦Ґ Ї® Ў §®ў®¬г ¤аҐбг Ї«об 1 (I*1=1) Ё в.¤.
яяяяяяяяяяя €в Є, 㦮 § 票Ґ Ё¤ҐЄб ¬ ббЁў ЇаҐ®Ўа §®ў вм ў ¤аҐб Ї ¬пвЁ. ЏаЁ¬Ґа ЇаЁўҐ¤Ґ аЁб 1. яяяяяяяяяяя €§ аЁбгЄ ўЁ¤®, зв® Ё¤ҐЄб 0 нЄўЁў «ҐвҐ ¤аҐбг 000D , в.Ґ. Ў §®ў®¬г ¤аҐб㠢ᥣ® ¬ ббЁў . €¤ҐЄб 1 ᮮ⢥вбвўгҐв 000…, Ё¤ҐЄб 2 - 000F Ё в Є ¤® Ё¤ҐЄб 7, Є®в®ал© ®ЇаҐ¤Ґ«пҐв н«Ґ¬Ґв б ¤аҐб®¬ 0014. ЏаЁ¬Ґа. ђ Ў®в б н«Ґ¬Ґв ¬Ё 100 - ЎЁв®ў®Ј® ¬ ббЁў . ђҐ¦Ё¬ TURBO ASSEMBLER IDEAL. DATASEG ARяяяяяяяяяяяяяяяяя DBяяяяяяяяяяяяяяяяяяяяяяяяяяяяя 100 DUP(?) CODESEG MOV яяяяяяяяяяяя AL, [AR+63]яя ; „®Ў ў«ҐЁҐ 64-в®Ј® н«Ґ¬Ґв ¬ ббЁў Є AL ‚ Ў®«миЁб⢥ б«гз Ґў Ї®¤ Ё¤ҐЄбл ¬ ббЁў®ў ЇаҐ¤Ї®зЁв ов ЁбЇ®«м§®ў вм ॣЁбвал Ё«Ё ЇҐаҐ¬ҐлҐ ў Ї ¬пвЁ. ЏаЁ¬ҐпҐвбп Ў §®ўл© бЇ®б®Ў ¤аҐб жЁЁ, ¬®¦® § ЇЁблў вм § зҐЁп Ё¤ҐЄб®ў ¬ ббЁў®ў ў ॣЁбва ‚•. Ќ ЇаЁ¬Ґа, ў ॣЁбва AL ¤® § Јаг§Ёвм н«Ґ¬Ґв ¬ ббЁў AR c Ё¤ҐЄб®¬ index. ќв® ¬®¦® ᤥ« вм в Є: DATASEG INDEXяяяяяяяяяяяяяяяяяяяяяя DWяяяяяяяяяяяяяяяя ? ARRAYяяяяяяяяяяяяяяяяяяяяя DBяяяяяяяяяяяяяяяяяяяяяяяяяяяяя 10 DUP(?) CODESEG MOVя яяяяяяяяяяя BX, [INDEX]яяяяяяяяяяяяя ; Ї®«гзЁвм § 票Ґ Ё¤ҐЄб . MOVя яяяяяяяяяяя AL, [BX+AR]яяяяяяяяяяяя ; AL „«п нвЁе ¦Ґ 楫Ґ© ¬®¦® ЁбЇ®«м§®ў вм ॣЁбвал SI Ё DI MOVя SI, [INDEX]яя яяяяяяяяяяяяяяяяяяяяяяя ; Џ®«гзЁвм § 票Ґ Ё¤ҐЄб MOVя AL, [SI+AR]яяяяяяяяяяяяяяяяяяяяяяяяяя ; AL MOVя DI, [INDEX]яяяяяяяяяяяяяя яяяяяяяяяяя ; Џ®«гзЁвм § 票Ґ Ё¤ҐЄб MOVя AL,[DI+AR]яяя яяяяяяяяяяя яяяяяяяяяяя ; AL ЋЇҐа в®ал TYPE, LENGTH, SIZE. ќвЁ ўбва®ҐлҐ ®ЇҐа в®ал ЁбЇ®«м§говбп ў ўла ¦ҐЁпе, Ј¤Ґ § Їа иЁў Ґвбп вЁЇ Ёд®а¬ жЁЁ. ЋЇҐа в®а TYPE (вЁЇ) б®®Ўй Ґв, бЄ®«мЄ® Ў ©в ®вўҐ¤Ґ® ¤«п ЇҐаҐ¬Ґ®© (1 (DB) ,яяя 2 (DW) Ё«Ё 4 (DD)).ќв® вЁЇ н«Ґ¬Ґв . ЋЇҐа в®а LENGTH (¤«Ё ) б®®Ўй Ґв зЁб«® ®б®ўле Ґ¤ЁЁж Ї ¬пвЁ (Ў ©в, б«®ў Ё«Ё ¤ў®©ле б«®ў), а бЇаҐ¤Ґ«Ґле ў бва®ЄҐ б ®ЇаҐ¤Ґ«Ґ®© ЇҐаҐ¬Ґ®©. Љ®«ЁзҐбвў® н«Ґ¬Ґв®ў ў ¬ ббЁўҐ. ЋЇҐа в®а SIZE (а §¬Ґа) б®®Ўй Ґв, бЄ®«мЄ® Ў ©в Ї ¬пвЁ а бЇаҐ¤Ґ«Ґ® ЇаЁ ®ЇаҐ¤Ґ«ҐЁЁ ЇҐаҐ¬Ґ®©. „«п нвЁе ®ЇҐа в®а®ў бЇа ўҐ¤«Ёў® б®®в®иҐЁҐ. SIZE<Ё¬п> = LENGTH<Ё¬п>*я TYPE<Ё¬п> ЏаЁ¬Ґа ЇаЁ¬ҐҐЁп а бб¬ ваЁў Ґ¬ле ®ЇҐа в®а®ў: DATASEG ARяяяяяяяяяяяяяяяяя DWяяяя 20 DUP(?)яяяяяяяяяяяяяяяяя ; Ї ¬пвм, ўл¤Ґ«пҐ¬ п ў ᥣ¬ҐвҐ ¤ ле Ї®¤ ¬ ббЁў, ; 㦮 Ї®¤бзЁв вм, Є Єго б㬬㠮 § Ё¬ Ґв ў я; Ї ¬пвЁ SUBяяя AX, AXяяяяяяяяяяяяяяяяяяяяя яяяяяяяяяяяяяяяяяяяяяяя ; ®Ўг«Ёвм Ђ• MOVя CX, LENGTH ARяяяяя ; зЁб«® н«Ґ¬Ґв®ў ¬ ббЁў AR ў ‘• MOVя SI, SIZE ARяяяяяяяяяяяяяяя яяяяяяяяяяя ; Ё¤ҐЄб Є®ж ¬ ббЁў яяяяяяяяяяя яяяяяяяяяяя SUM:яя SUBяяя SI, TYPE ARяяяяяяяяяяяяя яяяяяяяяяяя ; зв®Ўл ®бгйҐбвўЁвм ЇҐаҐе®¤ ЇаҐ¤л¤гйЁ© ; н«Ґ¬Ґв, ўлзЁв Ґвбп а §¬Ґа®бвм н«Ґ¬Ґв ¬ ббЁў . яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя яяяяяяяяяяя ADDяяя AX, AR [SI]яяяяяяяяяяяяяяя ; ЇаЁЎ ўЁвм н«Ґ¬Ґв яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя LOOP SUMяяяяяяяяяяяяяя ; жЁЄ« Ўг¤Ґв ўлЇ®«пвмбп ¤® вҐе Ї®а, Ї®Є ‘• Ґ ; ®Ўа вЁвбп ў г«м. ‡ ¬Ґ ваЁЎгв®ў ЇҐаҐ¬Ґле. ЏҐаҐ¬Ґ п Ё¬ҐҐв ваЁ ваЁЎгв : вЁЇ, ᥣ¬Ґв, ᬥ饨Ґ ў ᥣ¬ҐвҐ. ЋЇҐа в®а § ¬Ґл вЁЇ Ё¬ҐҐв д®а¬ в: яяяяяяяяяяяяяяяяяяяяяя BYTE яяяяяяяяяяяяяяяяяяяяяя WORDяяяяяяяяяяяяяяяяяяяяяя PTR < Ё¬п ЇҐаҐ¬Ґ®© > яяяяяяяяяяяяяяяяяяяяяя DWORD Љ®бвагЄжЁп <вЁЇ> PTR < Ё¬п ЇҐаҐ¬Ґ®© > ®§ з Ґв, зв® ў Є®¬ ¤Ґ б«Ґ¤гҐв ЁбЇ®«м§®ў вм ᥣ¬Ґв Ё ᬥ饨Ґ б Ё¬ҐҐ¬я <Ё¬п ЇҐаҐ¬Ґ®©>, ® б пў® § ¤ л¬ вЁЇ®¬. ЏаЁ¬Ґа: MOVя BYTEя PTRяяяя DW5, 7; ADDяя AL, BYTEяяяяяяяяяяяяяяяяяя PTRяяяя DW5; ЋЇҐа в®а § ¬Ґл вЁЇ вॡгҐвбп ¤«п гбва ҐЁп Ґ®¤®§ з®бвЁ, Є®в®а п ¬®¦Ґв ў®§ЁЄгвм ў ®Ўа 饨пе вЁЇ : INCяяя [B•]яяяяяяяяяяяяяяя ;ЁЄаҐ¬Ґв Ў ©в Ё«Ё б«®ў ? яяяяяяяяяяя ЏаЁ ®ЇҐаЁа®ў ЁЁ Ў ©в®¬ 㦮 пў® ®ЇаҐ¤Ґ«Ёвм вЁЇ ®ЇҐа ¤ : DATASEGЌ Ї®¬Ё¬, зв® ЇҐаҐ¬Ґ п ®ЇаҐ¤Ґ«пҐвбп ¤ЁаҐЄвЁў ¬Ё DB,DW,DD а бЇаҐ¤Ґ«ҐЁп ¤ ле Ё Ё¬ҐҐв 3 ваЁЎгв : ᥣ¬Ґв, ᬥ饨Ґ Ё вЁЇ. яяяяяяяяяяя ЊҐвЄ - нв® Ё¬п ( в®зҐҐ ¤аҐб) п祩ЄЁ Ї ¬пвЁ, ᮤҐа¦Ё¬®Ґ Є®в®а®© бзЁв Ґвбп ¬ иЁ®© Є®¬ ¤®©. Ќ Ї®¬Ё¬ ® ¬ҐвЄ е б«Ґ¤го饥. — йҐ ўбҐЈ® ¬ҐвЄ ®ЇаҐ¤Ґ«пҐвбп гЄ § ЁҐ¬ ў Ї®«Ґ ¬ҐвЄЁ Ё¬ҐЁ б Ї®б«Ґ¤гойЁ¬ ¤ў®Ґв®зЁҐ¬. Ќ® ¬ҐвЄЁ ¬®Јгв ®ЇаҐ¤Ґ«пвмбп Ё ЎҐ§ § ўҐаи о饣® ¤ў®Ґв®зЁп, ЇаЁ¬Ґа, ¤ЁаҐЄвЁў ¬Ё LABEL Ё ў ®ЇаҐ¤Ґ«ҐЁпе Їа®жҐ¤га. ЊҐвЄЁ Ё¬Ґов 4 ваЁЎгв : ᥣ¬Ґв, ᬥ饨Ґ, а ббв®пЁҐ (вЁЇ NEAR Ё«Ё FAR ), ЇаҐ¤Ї®«®¦ҐЁҐ ® ॣЁбвॠCS. яяяяяяяяяяя —Ёб«®ўлҐ ўла ¦ҐЁп б Ї®¬®ймо ¤ЁаҐЄвЁўл EQU ¬®Јгв ®Ў®§ з вмбп бЁ¬ў®«ЁзҐбЄЁ¬Ё Ё¬Ґ ¬Ё. ‚ н⮬ б«гз Ґ Ё¬п § ¬ҐпҐв зЁб«® Ё ¬®¦Ґв Ўлвм §ў ® "зЁб«®ўл¬ Ё¬ҐҐ¬". —Ёб«®ў®Ґ Ё¬п Ё¬ҐҐв вЁЇ NUMBER (зЁб«®). ‘®®вўҐвб⢥® ¤ўг¬ Є« бб ¬ бЁ¬ў®«ЁзҐбЄЁе Ё¬Ґ ўл¤Ґ«повбп ўла ¦ҐЁп: ¤аҐблҐ Ё зЁб«®ўлҐ. яяяяяяяяяяя Ђ¤аҐбл¬ §лў Ґвбп ўла ¦ҐЁҐ Є®в®а®Ґ ўлзЁб«пҐвбп ¤«п Ї®«гзҐЁп ¤аҐб Ї ¬пвЁ (¤ ле Ё Є®¬ ¤). Ђ¤аҐблҐ ўла ¦ҐЁп Ё¬Ґов ®Ўп§ ⥫млҐ ваЁЎгвл: ᥣ¬Ґв, ᬥ饨Ґ, вЁЇ. Љ ¦¤л© Ё§ ваЁЎгв®ў ¤аҐб®Ј® ўла ¦ҐЁп пў«пҐвбп зЁб«®¬, ® б ¬® ўла ¦ҐЁҐ зЁб«®¬ Ґ пў«пҐвбп. яяяяяяяяяяя —Ёб«®ўл¬ §лў Ґвбп ўла ¦ҐЁҐ, ў १г«мв ⥠ўлзЁб«ҐЁп Є®в®а®Ј® Ї®«гз Ґвбп зЁб«®. Ќ ЇаЁ¬Ґа, ў Є®¬ ¤Ґ я яяяяяяяяяяяяяяяяяяяяяя MOVяя AL,MUR бЁ¬ў®«ЁзҐбЄ®Ґ Ё¬п MUR пў«пҐвбп ¤аҐбл¬ ўла ¦ҐЁҐ¬, Ї®н⮬г нв Є®¬ ¤ § Јаг¦ Ґв ў ॣЁбва AL ᮤҐа¦Ё¬®Ґ Ё§ п祩ЄЁ Ї ¬пвЁ б ¤аҐб®¬ MUR . ‚ Є®¬ ¤Ґ яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя яMOVя ЂL, OFFSET MUR ‚ла ¦ҐЁҐ OFFSET MUR ЁбЇ®«м§гҐв ўбва®Ґл© ®ЇҐа в®а OFFSET (ᬥ饨Ґ), Є®в®ал© д®а¬ЁагҐв ў ўЁ¤Ґ зЁб« ᬥ饨Ґ ¤аҐб®Ј® ўла ¦ҐЁп MUR. ‘«Ґ¤®ў ⥫м®, нв Є®¬ ¤ § Јаг§Ёв ў ॣЁбва ЂL ᬥ饨Ґ ¤аҐб®Ј® ўла ¦ҐЁп MUR. яяяяяяяяяяя ’ ЄЁ¬ ®Ўа §®¬, ЁбЇ®«м§®ў ЁҐ ¤аҐб®Ј® ўла ¦ҐЁп ў Ї®«Ґ ®ЇҐа ¤ Є®¬ ¤ ЇаҐ®Ўа §®ў Ё© ¤ ле ®§ з Ґв , зв® ®ЇҐа ¤®¬ Ўг¤Ґв ᮤҐа¦Ё¬®Ґ ¤аҐб㥬®© п祩ЄЁ Ї ¬пвЁ. Ђ¤аҐб®Ґ ўла ¦ҐЁҐ ў Ї®«Ґ ®ЇҐа ¤ Є®¬ ¤ ЇҐаҐ¤ зЁ гЇа ў«ҐЁп ®ЇаҐ¤Ґ«пҐв ўбва Ёў Ґ¬л© ў Є®¬ ¤г ¤аҐб ЇҐаҐе®¤ . ‡ 票Ґ зЁб«®ў®Ј® ўла ¦ҐЁп (зЁб«®), § ¤ ®Ј® ў Є®¬ ¤Ґ, ЇаҐўа й Ґвбп ў ҐЇ®б।бвўҐл© ®ЇҐа ¤. „ЁаҐЄвЁўл гЇа ў«ҐЁп ᥣ¬Ґв ¬Ё. „ЁаҐЄвЁўл SEGMENT/ENDS. яяяяяяяяяяя Ќ Ї®¬Ё¬, зв® дЁ§ЁзҐбЄЁ© ¤аҐб д®а¬ЁагҐвбп ЇаЁ б«®¦ҐЁЁ б¬ҐйҐЁп Ё 㬮¦Ґ®Ј® 16 ᥣ¬Ґв®Ј® ¤аҐб , еа п饣®бп ў ®¤®¬ Ё§ ᥣ¬Ґвле ॣЁбва®ў: ‘S (¤«п ᥣ¬Ґв Є®¤ ), DS (¤«п ᥣ¬Ґв ¤ ле), SS(¤«п ᥣ¬Ґв б⥪ ), ES (¤«п ᥣ¬Ґв ¤®Ї®«ЁвҐ«мле ¤ ле). яяяяяяяяяяя ‘вагЄвга ᥣ¬Ґв Є®¤ Ё¬ҐҐв ўЁ¤: яяяяяяяяяяя €¬п ᥣ¬Ґв яяяяяяяяяяяяяяяяяяяяяяя SEGMENT яяя [<бЇЁб®Є ваЁЎгв®ў>] яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя Љ®¬ ¤л Ё ®в®бпйЁҐбп Є яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя Ё¬ ¤ЁаҐЄвЁўл. €¬п яᥣ¬Ґв яяяяяяяяя ENDS ‘ЇЁб®Є ваЁЎгв®ў пў«пҐвбп Ґ®Ўп§ ⥫мл¬, ® ® Ґ®Ўе®¤Ё¬, Ґб«Ё Їа®Ја ¬¬ б®бв®Ёв Ё§ ҐбЄ®«мЄЁе ¬®¤г«Ґ©. ‘вагЄвга ᥣ¬Ґв ¤ ле Ё¬ҐҐв ўЁ¤: €¬п ᥣ¬Ґв яяяяяяяяяяяяяяяяяяяяяяя SEGMENT яяя [<бЇЁб®Є ваЁЎгв®ў>] яяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяяя „ЁаҐЄвЁўл ®ЇаҐ¤Ґ«ҐЁп Ї ¬пвЁ, а бЇаҐ¤Ґ«ҐЁп Ё ўла ўЁў Ёп €¬п яᥣ¬Ґв яяяяяяяяя ENDS €¬ҐҐ¬ ᥣ¬Ґв ¬®¦Ґв Ўлвм «оЎ®© ¤®ЇгбвЁ¬л© Ё¤ҐвЁдЁЄ в®а. Ќ § 票Ґ ᥣ¬Ґв®ў ᥣ¬Ґвл¬ аҐЈЁбва ¬ ®бгйҐбвў«пҐвбп ¤ЁаҐЄвЁў ¬Ё. „ЁаҐЄвЁў ASSUME. ”®а¬ в ¤ЁаҐЄвЁўл Ё¬ҐҐв ўЁ¤: яяяяяяяяяяя ASSUME яяяяяя ЌЂ‡ЌЂ—…Ќ€…,.., ЌЂ‡ЌЂ—…Ќ€…, Ј¤Ґ ЌЂ‡ЌЂ—…Ќ€… Ё¬ҐҐв д®а¬ в: яяяяяяяяяяя €¬п ᥣ¬Ґв®Ј® ॣЁбва : €¬п ᥣ¬Ґв . ЏаЁ¬Ґа ®ЇаҐ¤Ґ«ҐЁп ᥣ¬Ґв Є®¤ : CODSEGяяяяяяяяяяяяяяяяяя SEGMENTяяяя ; ‘ҐЈ¬Ґвг COD § зЁ¬ ᥣ¬Ґвл© аҐЈЁбва CS DATAX ENDSTEXT1 SEGMENT 'CODE' . . . DATAY ENDSЗдесь два сегмента DATAX и DATAY имеют тип класса 'DATA', следовательно, оба копируются в выполняемый файл перед сегментом ТЕХТ1. Сегменты, для которых никакого имени класса в явном виде нет, имеют имя "нулевого класса" и будут записываться как непрерывные блоки вместе с другими сегментами, имеющими имя нулевого класса. Общий размер всех сегментов в классе не более 64 К. Замечание. Порядком, в котором компоновщик будет загружать, сегменты можно управлять, например, задав и ассемблировав фиктивный программный файл, содержащий пустые определения сегментов в том порядке, в котором нужно загрузить реальные сегменты. После ассемблирования этого файла его можно задать в качестве первого объектного файла при любом запуске компоновщика LINK. В этом случае компоновщик автоматически загрузит объединенные в классы сегменты в заданном порядке. Директива GROUP. Группа - это множество программируемых областей, объединенных так, что они используют общую базу. Группа представляет собой "объединение объединений", так как группа состоит из отдельных областей, каждая из которых построена из отдельных логических сегментов. Информация ассемблеру для объединения в группу нескольких областей содержится в директиве GROUP , имеющей формат: Имя группы GROUP Имя сегмента, [Имя сегмента]….. Директива GROUP ассоциирует указанное 'имя' группы с одним или более сегментами и переопределяет адреса всех меток и переменных, определенных в заданном сегменте таким образом, что они отсчитываются относительно начала данной группы, а не относительно начала сегмента, в котором они определены. Указанное имя сегмента должно представлять собой имя какого-либо сегмента, определенного с помощью директивы SEGMENT или выражения SEG . Директива GROUP не влияет на порядок загрузки сегментов той или иной группы. Порядок зависит от класса каждого из сегментов или о того порядка, в котором объектные модули заданы компоновщику. Сегменты в группе не обязательно должны быть непрерывными. Не принадлежащие к определенной группе сегменты могут быть загружены между сегментами, принадлежащими группе. Единственное ограничение - смещение от первого байта в группе не более 64К. Имена групп можно использовать с директивой ASSUME и в качестве префикса операнда с оператором переопределения сегмента (:). В любом исходном файле имя группы не должно использоваться более чеи в одной директиве GROUP. Если в пределах отдельного исходного файла к одной группе принадлежат несколько сегментов, то имена всех этих сегментов должны быть заданы в одной и той же директиве GROUP. Например: DGROUP GROUP ASEG, BSEG ASSUME DS:DGROUP ASEG SEGMENT BYTE PUBLIC 'DATA1' SUM_A: ASEG ENDS BSEG SEGMENT BYTE PUBLIC 'DATA2' SUM_B: BSEG ENDS CSEG SEGMENT BYTE PUBLIC 'DATA3' SUM_C: CSEG ENDS Порядок, в котором компоновщик LINK выполняет загрузку этих сегментов показан на рисунке ниже.
Рис. Порядок загрузки компоновщиком сегментов Первым LINK загружает ASEG, т.к. он стоит первым в исходном файле, Затем - CSEG т.к. он имеет тот же тип класса, что и ASEG. Последним компоновщик загружает BSEG. В тоже время ASEG и BSEG объявлены как часть одной группы, несмотря на их размещение в памяти. Это означает, что смещение для символьных имен SUM_A и SUM_B отсчитывается от начала этой группы. Оно же является началом для сегмента ASEG. Смещение для имени SUM_C отсчитывается о начала сегмента CSEG. Основы микропроцессорной техники 1.3. Интерфейс ввода-вывода 1.3.1. Общие сведения: синхронный и асинхронный обмен, ввод-вывод с квитированием Различают два варианта - синхронный и асинхронный обмен данными. Синхронный обмен данными. Синхронным обменом данными называется такой обмен данными, когда устройства ввода - вывода работают синхронно по отношению к МП. Синхронный обмен данными может быть реализован, если устройства являются достаточно быстродействующими. На рисунке ниже приведена типичная схема портов ввода и вывода. Портам присвоен 8-разрядный адрес, по которому МП может отличить их от других портов. Хотя порт ввода и порт вывода имеют один и тот же адрес, однако они отличаются сигналами "Ввод" и "Вывод" на ШУ. При выполнении команд ввода - вывода на 8 младших разрядов ША подается адрес порта, указанный во втором байте команды. Специальная схема, реализующая операцию И (&), распознает адрес данного порта. Входы этой схемы подключены к 8 младшим линиям ША. Синхронный ввод. Порт ввода имеет 8-разрядный регистр, на который поступает информация от внешнего устройства. Выводы этого регистра подключены к ШД через 8 тристабильных формирователей. Сигналом разрешения чтения этих формирователей является результат логического умножения сигналов "Выборка" и управляющего сигнала "Ввод". 1.На шину адреса поступает адрес порта ввода. На выходе дешифратора (на рис. схема И) появляется активный сигнал ‘Выборка’(S). 2.На шине управления появляется активный сигнал ‘Ввод’. 3.На выходе схемы ‘И’ появляется активный сигнал, который подключает выходы Q7… Q0 порта ввода к линиям D7… D0 шины данных, т.е. на шине данных появился внешний мир (в это время МП защелкивает данные в аккумулятор). На шине данных данные из внешнего мира находятся до тех пор, пока активен сигнал ‘Ввод’. МП снимает сигнал ‘Ввод’, и связь между выходами Q7… Q0 порта ввода . и шиной данных прерывается. Порт ввода передает данные на шину данных только во время активного сигнала ‘Ввод’. Синхронный вывод. 1. На шину адреса поступает адрес порта вывода. 2.На выходе дешифратора (на рис. схема И) появляется активный сигнал ‘Выборка’ (S). 3.Из аккумулятора выставляется число на шину данных. Данные находятся на входе D7… D0 8-разрядного регистра-защелки. 4.На шину управления подается активный сигнал ‘Выход’, который поступает на схему ‘И’. В итоге формируется сигнал ‘Разрешение загрузки’. Информация защелкивается и появляется на Q7… Q0 порта вывода. Выведенные данные будут сохраняться на Q7… Q0 порта вывода, пока не будут выведены следующие данные.  Асинхронный (условный ) ввод-вывод. Этот способ обмена применяется в том случае, когда устройство работает асинхронно по отношению к процессору. Если, например, устройство ввода - АЦП, то после запуска АЦП на его выходе появляются данные для ввода в МП, но эти данные никак не связанные с работой МП. Поэтому возникает задача согласования моментов срабатывания внешнего устройства и МП. В противном случае при вводе передача может произойти в тот момент, когда данные еще не готовы, а при выводе - когда предыдущие данные еще не были восприняты внешним устройством. Асинхронный обмен данными между МП и внешним устройством состоит из трех операций:
1) Пусть запуск устройства осуществляет программа - внешнее устройство, получив сигнал от МП, выдает очередную порцию информации в порт ввода или принимает слово из порта вывода. Через некоторое время, заранее известное программисту и достаточное для завершения действий в устройстве, программа вновь может обращаться к порту. На рис. ниже показан вариант формирования программой сигналов запуска устройств с помощью триггеров (командой OUT PORTZAP для устройства вывода и командой IN PORTZAP1 для устройства ввода)  После завершения действия устройство подает сигнал сброса соответствующего триггера. 2) Пусть действие в устройстве запускается самим устройством, а программа при этом получает информацию о завершении действия в устройстве и о готовности к очередной передаче данных. В этом случае программой используется признак готовности порта, устанавливаемый устройством, и порт состояний, разряды которого характеризуют условия, относящиеся к устройствам. В подпрограмме ввода-вывода через некоторый порт сначала выясняется готовность устройства путем ввода содержимого соответствующего порта состояния и проверки бита готовности. Met: IN portst; ANI maskvv ; накладываем маску готовности JNZ met ; если устройство не готово, опрашиваем его еще раз IN portvv; ввод данных В реальной жизни устройство и запускается, и проверяется программой (см. на рисунках ниже). 
Ввод-вывод с квитированием. Схема обмена и соответствующая временная диаграмма приведены на рис. ниже.
При таком вводе-выводе (см. рис. выше) приемник выставляет сигнал"Запрос данных", а источник информации выдает не только данные, но и сигнал "Данные достоверны" (ДД) Приемник, получив сигнал "Данные достоверны", читает данные и снимает сигнал "Запрос данных". После снятия сигнала "Запрос данных" источник "понимает", что данные получены и снимает данные и сигнал "Данные достоверны". Рассмотрим ввод данных с квитированием. На рисунках ниже приведены более подробные схемы ввода данных с квитированием. 
Упрощенная подпрограмма реализации ввода приведена ниже
1.3.2. Ввод-вывод по прерыванию У МП есть сигнал Запрос Прерывания (ЗПр). Это некий эквивалент бита готовности, который МП проверяет в конце каждой выполненной команды.
Получив сигнал ЗПр, МП завершает выполнение текущей команды и, определив номер устройства, выставившего ЗПр, передает управление подпрограмме обслуживания этого устройства. Точнее при получении сигнала ЗПр МП приостанавливает выполнение текущей программы, запоминает состояние внутренних регистров и переходит к подпрограмме, обмена информацией с запросившим устройством. Подпрограмма обслуживания обработки прерывания заканчивается командой возврата, после чего продолжается выполнение прерванной программы. Для процессора I8080 используется команда RST n, где n принимает значения от 0 до 7.  Дадим пояснения на примере выполнения команды RST 2. При чтении этой команды из памяти код команды поступает в регистр команд, затем этот код преобразуется в адрес, в котором все единицы (кроме содержащих номер прерывания разрядов, которые остаются без изменений) заменяются нулями (см. рис. ниже). Это адрес  записывается в счетчик команд и становится адресом, по которому МП уходит на подпрограмму. При этом значение адреса следующей команды прерываемой программы из СК сохраняется в стеке. Начальные ячейки памяти, адреса которых формируются из кодов команд RST 0-RST 7, располагаются по следующим адресам: 0000h для RST 0, 0008h для RST 1, 0010h для RST 2, 0018h для RST 3, 0020h для RST 4, 0028h для RST 5, 0030h для RST 6, 0038h для RST 7.
Временная диаграмма чтения из памяти программного прерывания приведена на рисунке выше: - На ША из СК подается адрес команды RST 2 - На ШУ подается команда "Чтение памяти" - Читается содержимое ячейки памяти и код RST2 (11010111) с ШД защелкивается в регистр команд. Рассмотрим способ передачи кода команды RST 2 в регистр команд  микропроцессора по сигналу ЗПр. При готовности устройства к обмену интерфейс внешнего устройства выдает сигнал ‘Устройство готово к обмену‘ и формирует сигнал ЗПр. МП, получив этот сигнал, формирует на шине управления ШУ сигнал подтверждения прерывания ППр, по которому содержимое с ШД микропроцессор записывает в свой регистр команд (см. рис. ниже). Задача состоит в том, чтобы в этот момент на ШД оказался код команды RST 2.
Вариант формирования на шине данных кода команды RST 2 приведен на рисунке ниже
Алгоритм обслуживания прерываний приведен на рисунке ниже.
Рассмотрим теперь случай, когда несколько внешних устройств ВУ0..ВУ7 могут выставлять ЗПр0..ЗПр7. Эти запросы прерываний объединяются по схеме ИЛИ и передаются в МП (см. рис. ниже). Следовательно, процессор перейдет на подпрограмму. Далее МП в этой подпрограмме идентифицирует устройство, выставившее ЗПр, например, следующим образом.  Все внешние устройства формируют бит готовности. Опрашивая порт состояния, МП узнает, какое из устройств нужно обслуживать, используя, например, программный поллинг. Программный поллинг (опрос) В подпрограмме обслуживания прерывания реализуется алгоритм, которой приведен ниже.
Достоинство программного поллинга заключается в простоте его реализации, почти не требующей дополнительных аппаратных средств. Основным недостатком программного поллинга является достаточно большое время, затрачиваемое на опрос состояния всех устройств, даже тех из них, которые не требуют обслуживания. Это приводит к потерям времени МП и замедлению его реакции на запросы прерывания. Если программный поллинг не удовлетворяет, то используется векторное прерывание. Существуют 3 способа реализации векторного прерывания: 1) аппаратный поллинг 2) использование шифратора приоритетов 3) выдача первой команды обслуживания прерываний. Рассмотрим каждый способ реализации в отдельности. Аппаратный поллинг. При аппаратном поллинге схемы прерываний внешних устройств присоединяются к МП в виде приоритетной цепочки таким образом, что МП может осуществлять автоматический опрос с целью идентификации прерывающего устройства (см. рис. ниже). Получив сигнал ЗПр, МП формирует сигнал на линии ППр, который последовательно проходит через все устройства. При прохождении сигнала ППР по цепочке проверяется состояние триггеров готовности устройств. Если устройство не требует прерывания, то сигнал ППр проходит в следующее устройство, пока не встретится прерывающее устройство. Следовательно, приоритетность устройств определяется их близостью к МП по линии ППр. Получив сигнал ППр, прерывающее устройство передает по шине данных свой адрес (вектор), который имеет однозначное соответствие с начальным адресом подпрограммы обслуживания прерывания данного устройства. Достоинства: увеличена реакция системы, так как нет необходимости проверять бит готовности. Недостатки: аппаратно (т.е. жестко) закреплена приоритетность устройства. - Больший приоритет имеет устройство, расположенное ближе к МП по линии ППр. Этот недостаток можно устранить путем использования шифратора приоритетов .  Использование шифратора приоритетов. В этой системе прерываний МП сообщается номер прерывающего устройства. Прерывание вызывает переход на фиксированную ячейку, где начинается главная программа обработки прерываний. Эта программа выводит данные из специального порта, содержащего номер устройства, выставившего ЗПр. При наличии нескольких ЗПр управление передается устройству с более высоким приоритетом. Номер наиболее приоритетного устройства определяется с помощью шифратора приоритетов. На его вход подаются запросы прерываний ЗПр от отдельных устройств, входы которых пронумерованы, начиная с 0. Номер входа соответствует номеру подключенного устройства. 
Выдача первой команды обслуживания прерываний. Кроме команды RST n e VG Ш8080 есть еще команда CALL addr16 . В этом случае сигнал ППр будет выставляться 3 раза, т.к. команда CALL addr16 трехбайтная. В первый раз передается собственно код команды CALL, второй и третий раз передается 16-тиразрядный адрес (см. рис. ниже).  ППр У МП I8086 есть команда INT n, n=0…255. Эта команда 2-х байтовая. Для ввода этой команды сигнал ППр будет выставляться два раза (см. рис. ниже).  ППр Далее выполняется введенная команда INT n (или CALL addr16) 1.3.3. Ввод-вывод с использованием прямого доступа к памяти Если нужно ввести массив с высокоскоростного устройства, например, с быстродействующего АЦП то может оказаться, что время генерирования байтов данных сравнимо с временем выполнения подпрограммы прерывания. В этом случае МП может не успеть за устройством ввода. В подобных случаях применяется ввод-вывод с прямым доступом к памяти (ПДП) с помощью контроллера ПДП, т.е. обмен данными между внешним устройством и памятью выполняется без участия МП. Обмен в режиме ПДП выполняется, как правило, под управлением специальной микросхемы, называемой контроллером ПДП. Начальный адрес ячейки обмена в памяти и количество передаваемых байтов заранее программно записывается в контроллер ПДП. При возникновении необходимости обмена в режиме ПДП устройство ввода-вывода выдает сигнал «Запрос ПДП» на вход контроллера ПДП. Если данному устройству разрешена передача данных в режиме ПДП, то контроллер ПДП после получения сигнала «Запрос ПДП» подает на МП сигнал «Запрос захвата» (ЗЗх). В ответ на этот сигнал МП приостанавливает свою работу и отключается от системной магистрали (т.е. от ША, ШД, ШУ), выдавая контроллеру сигнал «Подтверждение захвата» (ПЗх). Получив сигнал «Подтверждение захвата», котроллер ПДП выдает устройству ввода-вывода сигнал «Подтверждение ПДП». Затем он организует обмен данными между памятью и устройством ввода-вывода путем подачи на ША адресов ячеек памяти, а на ШУ управляющих сигналов Запись (Чтение) и Ввод (Вывод). По окончании передачи контроллер ПДП снимает сигнал «Запрос захвата» и МП продолжает свою работу. 1.3.4. Микропроцессорный комплект семейства КР580 Неполный состав микропроцессорного комплекта КР580 приведен на рисунке ниже.  БРА – буфер адреса. СКФ – системный контроллер и шинный формирователь. ППА - программируемы параллельный адаптер - имеет три восьмиразрядных порта ввода - вывода. ПСА - программируемый последовательный адаптер - осуществляет последовательный обмен данными. ПТ - программируемый таймер - счетчик, на базе которого можно построить интерфейс частотного датчика, подсчитать частоту или период. Имеется возможность выдавать программируемые частоты, подсчитывать входные события. В каждом канале есть 16-ти разрядный вычитающий счетчик. ПКП - программируемый контроллер прерываний - принимает запросы от внешних устройств и сообщает процессору о том, что поступил запрос прерывания и выдает адрес подпрограммы обслуживания прерываний от соответствующего устройства . ПККИ - программируемый контроллер клавиатуры и индикации. КПДП - контроллер прямого доступа к памяти. Обобщенная структура интерфейсной БИС. Обобщенная схема интерфейсной БИС приведена на рисунке ниже. Рассмотрим назначение основных элементов интерфейсной БИС. Буфер данных - согласует интерфейсную БИС с ШД МП-системы. Схема управления. - управляет работой всей БИС. Она содержит регистры состояний, в которых проверяется сигнал готовности ( готов / не готов) Регистр режимов - в него записываются кодовые слова, которые настраивают БИС на определенный режим работы.  ДШ – дешифратор адреса. Операционные блоки (или просто блоки)- в них собственно и выполняются действия по сопряжению с периферийными устройствами. Состав операционных блоков (блоки 1…N) определяются конкретным значением БИС. В параллельном адаптере операционными блоками являются буферные регистры, работающие в режиме входного порта, выходного порта и порта ввода-вывода. В последовательном адаптере к магистрали подключены сдвигающие регистры, преобразующие параллельный формат данных на внутренней магистрали в последовательный на выходной линии адаптера и наоборот. Формирователь временных интервалов в качестве операционных блоков содержит управляемые пересчетные схемы, а контроллер прерывания – регистры, фиксаторы и блоки логической обработки. Операционные блоки контроллера прямого доступа представляют собой счетчики для формирования массива адресов оперативной памяти с дополнительными схемами генерации управляющих сигналов для обмена. Ниже рассмотрены некоторые интерфейсные БИС. 1.3.5. Программируемый параллельный адаптер КР580ВВ55 Программируемый параллельный адаптер (ППА) обеспечивает обмен информацией между МП-системой и периферийными устройствами в параллельном коде. Он имеет три многорежимных порта ввода-вывода, которые обозначены как А, В и С.  Адресация к портам следующая: А1 А0 0 0 порт А 0 1 порт В 1 0 порт С 1 1 регистр управляющего слова. Порты А,В,С можно запрограммировать в одном из 3-х режимов:
Если порты А и В запрограммированы в режим 1, то порт С используется для формирования служебных сигналов (см. рис. ниже), а также используется в качестве порта состояний.  Форматы управляющих слов для ППА. ППА управляется двумя управляющими словами. Формат управляющего слова, задающего режимы работы портов ППА (первое управляющее слово).
D7 –1 –всегда в управляющем слове задание режима. D6, D5 - задают режим порта А 0 0- режим 0 0 1 - режим 1 1 Х - режим 2 D4 - направление обмена порта А 0 - вывод 1- ввод D3 - направление обмена старшего полубайта порта С 0- вывод 1 - ввод D2 - режим работы порта В 0 - режим 0 1- режим 1 D1 направление обмена порта В 0 - вывод 1- ввод D0 - направление обмена младшего полубайта порта С. 0- вывод 1 - ввод Пример. Допустим, что надо запрограммировать порт А на ввод в режиме 0, порт В на вывод в режиме 0, РС4…РС7 – на вывод в режиме 0, РС0…РС3 – на ввод в режиме 0. D7 D6 D5 D4 D3 D2 D1 D0 1 0 0 1 0 0 0 1 91h Программирование ВВ55
MVI A, 91h; управляющее слово >аккумулятор OUT portRUS; управляющее слово из аккумулятора > регистр управляющего слова Формат управляющего слова установки-сброса разрядов порта С (второе управляющее слово) Осуществляет установку и сброс разрядов порта С. Можно побитно управлять разрядами порта С.
Пример: установить второй разряд порта С в единицу. D7 D6 D5 D4 D3 D2 D1 D0 0 х х х ½ 0 1 0 1 05h
Временные диаграммы 0-го и 1-го режима. 
Режим 1 (ввод или вывод с квитированием) обеспечивает возможность организации однонаправленной асинхронной передачи информации между МП-системой и периферийным устройством. Временная диаграмма ввода в режиме 1 для портов А и В приведены на рисунке ниже, где используются следующие обозначения сигналов: С - Строб приема; ВхБП Входной буфер полон; ЗПр Запрос прерывания; При вводе данных в режиме 1 сигнал «Строб» выполняет функции сигнала «Данные достоверны», а сигнал «Входной буфер полон» выполняет функции сигнала «Запрос данных». 
Формирование служебных сигналов с помощью старшего и младшего полубайтов порта С приведено на рисунке ниже.  Если РгРС4 сбросить в 0, то будут замаскированы аппаратные сигналы запроса прерывания порта А ( ЗПрА) РгРС4 - запрещает / разрешает прерывания от порта А при вводе. РгРС6 - запрещает / разрешает прерывания от порта А при выводе. Ниже приведен формат слова состояния ППА (читается по адресу порта С) для случая ввода данных в режиме 1 через порты А и В.
D5 - Входной буфер порта А полон D4 - РгРС4 D3 - Запрос прерывания от порта А D2 - РгРС2 D1 - Входной буфер порта В полон D0 - Запрос прерывания от порта В. 1.3.6. Интерфейс клавиатуры и индикации Интерфейс клавиатуры и индикации рассмотрим на примере клавишного пульта ввода, содержащего для конкретности матрицу из 4х4 ключей и цифровой индикатор. В качестве интерфейсной схемы используется программируемый параллельный адаптер (ППА) КР580ВВ55. Ключи в матрице располагаются так, как показано на рисунке ниже На рисунке ниже приведена схема Рассмотрим, как МП-система определяет, какая клавиша нажата, на примере клавиатуры 4х4.  Согласно приведенному выше рисунку, порты ППА надо запрограммировать следующим образом:
Из приведенного выше рисунка видно, что один вывод каждой клавиши соединен с одной из входных линий R0, R1, R2, R3, а другой – с одной из выходных линий S0, S1, S2, S3. Если на все выходные линии S0, S1, S2, S3 подавать высокий уровень 1, на всех входных линиях R0, R1, R2, R3 всегда будет уровень 1, вне зависимости от того есть ли нажатая клавиша или нет (см. табл. ниже).
Пока не нажата ни одна клавиша, везде на выходных линиях R0, R1, R2, R3 сохраняется высокий уровень напряжения. Пусть в первой строке матрицы появился нулевой уровень напряжения, т.е.
Аналогично при нулевом уровне во второй строке матрицы
Номер нажатой клавиши определяется по формуле: Nкл=4i+j i- номер строки матрицы j-номер столбца матрицы Сделаем еще одно важное замечание. Необходимо исключить дребезг клавиш. Для этого одна и та же клавиша опрашивается несколько раз (от 50 до 100). Если все опросы подтвердились, значит, клавиша действительно была нажата. Индикация. Индикация бывает двух типов: статическая и динамическая. . При статической индикации на каждый элемент требуется отдельный порт(см. рис. ниже).  При динамической индикации возможное число подключаемых элементов возрастает до 8. Это достигается за счет параллельного подключения выводов всех 8-ми индикаторов к порту А. Еще один вывод подключается к порту В, как показано на рисунке ниже. При таком подключении через порт А будет осуществляться управление выводимой информацией, а через порт В - выбор светового индикатора, на который будет выводиться информация. Если подавать питание с большой частотой, то можно добиться одновременной индикации всех элементов.  1.3.7. Программируемый контроллер прерываний KP580BH59. Пример применения Напомним, что система прерываний — это совокупность программных и аппаратных средств, реализующих механизм прерываний. Аппаратные средства системы прерываний включают выводы микропроцессора: INTR — вывод для входного сигнала внешнего прерывания. На этот вход поступает выходной сигнал от микросхемы контроллера прерываний КР580ВН59; INTA — вывод микропроцессора для выходного сигнала подтверждения получения сигнала прерывания микропроцессором. Этот выходной сигнал поступает на одноименный вход INTA микросхемы контроллера прерываний КР580ВН59; NMI — вывод микропроцессора для входного сигнала немаскируемого прерывания. Кроме того, аппаратные средства системы прерываний содержат микросхему программируемого контроллера прерываний КР580ВН59. Она предназначена для фиксирования сигналов прерываний от восьми различных внешних устройств. В силу ее важной роли при работе всей вычислительной системы, мы ее подробно рассмотрим ниже; Итак, центральное место в схеме обработки аппаратных прерываний занимает программируемый контроллер прерываний (ПКП), например, микросхема КР580ВН59 (или КР580ВН59А), позволяющий организовать богатую систему обслуживания прерываний. Эта микросхема может обрабатывать запросы от восьми источников внешних прерываний. Перечислим функции, выполняемые микросхемой контроллера прерываний: фиксирование запросов на обработку прерывания от восьми источников, формирование единого запроса на прерывание и подача его на вход INTR микропроцессора; формирование номера вектора прерывания и выдача его на шину данных; организация приоритетной обработки прерываний; запрещение (маскирование) прерываний с определенными номерами. На рисунке ниже показано схематическое представление внутренней структуры и физических выводов микросхемы КР580ВН59.  Рассмотрим назначение основных структурных компонентов контроллера прерываний регистр запросов на прерывания (обозначение в литературе IRR - Interrupt Request Register) - восьмиразрядный регистр, фиксирующий поступление сигнала на один из входов ЗПр0-ЗПр7. Фиксация выражается в установке соответствующего бита в единичное состояние; регистр маскирования прерываний (или IMR - Interrupt Mask Register — восьмиразрядный регистр, с помощью которого можно запретить обработку запросов на прерывания, поступающих на соответствующие входы (уровни) ЗПр0-ЗПр7. Для запрещения (маскирования) определенных уровней прерываний необходимо установить соответствующие биты регистра IMR. Эта операция осуществляется путем программирования порта 21h; регистр обслуживаемых прерываний ISR (Interrupt Service Register) — восьмиразрядный регистр, единичное состояние разрядов которого показывает, прерывания каких уровней обрабатываются в данный момент в микропроцессоре; схема разрешения приоритетов — функцией данного блока является разрешение конфликта при одновременном поступлении запросов на входы ЗПр0-ЗПр7; схема управления — основной функцией данного блока является организация информационного обмена контроллера прерываний и микропроцессора через шину данных. Рассмотрим возможное прохождение и обработку сигнала прерывания от некоторого внешнего устройства. 1) Контроллер получает запрос на прерывания. 2) Этот запрос фиксируется в регистре запросов прерываний. 3) Схема разрешения приоритетов выявляет запрос на прерывание с максимальным приоритетом и пропускает его на вход регистра обслуживания прерываний. 4) Сигнал поступает на схему управления, которая формирует сигнал на выводе Пр . Этот вывод связан с входом микропроцессора INTR. Таким образом, сигнал на входе контроллера достигает микропроцессора. При поступлении сигнала на вход INTR в микропроцессоре происходят следующие процессы: 1. Анализируется флаг IF. Единичное состояние этого флага говорит о том, что аппаратные прерывания разрешены, нулевое — запрещены. 2. Если прерывания запрещены, то запрос на прерывание «повисает» до момента установки IF в единицу. 3. Если прерывания разрешены, микропроцессор выполняет следующие действия: сбрасывает флаг IF в ноль; формирует сигнал подтверждения прерывания на выводе микропроцессора INTA. Этот вывод микропроцессора замкнут на вывод ППр контроллера. 5) Данный вывод внутри контроллера прерываний замкнут на его схему, которая выполняет сразу несколько действий при поступлении этого сигнала: 1. Сбрасывает бит в регистре запросов прерываний, соответствующий уровню поступившего запроса прерывания. 2. Устанавливает в регистре обслуживания прерываний 1 в разряде, соответствующем поступившему запросу прерываний, тем самым, фиксируя факт обработки прерывания в микропроцессоре. 3. Формирует с помощью блока управления номер вектора прерывания, значение которого формируется в буфере данных и далее поступает на выводы контроллера D0.. .D7. Выводы D0.. , D7 замкнуты на шину данных, по которой номер вектора поступает в микропроцессор. В микропроцессоре этот номер используется для вызова соответствующей процедуры обработки прерывания. Очень важный момент связан с процессом завершения обработки прерывания. Проблема здесь состоит в следующем. После принятия микропроцессором запроса на обслуживание прерывания в контроллере устанавливается бит в регистре ISR, номер этого бита соответствует уровню прерывания. Установка бита с данным номером блокирует все прерывания уровня, начиная с текущего, и менее приоритетные Если процедура прерывания закончит свою работу, то она сама должна этот бит сбросить, иначе все прерывания этого уровня и менее приоритетные будут игнорироваться. Для осуществления такого сброса необходимо послать код 20h в порт 20h. MVI A,20h OUT 20h Другой не менее интересный момент заключается в том, что микропроцессор при принятии к обработке запроса на прерывание сбросил флаг IF в ноль, тем самым запретив все последующие аппаратные прерывания. Этим обстоятельством программист может пользоваться по своему усмотрению. Поскольку все запросы на прерывания с приоритетом, равным или меньшим текущему, будут запрещены в любом случае (это обусловлено логикой работы контроллера КР580ВН59), программист должен решить, насколько его замыслам могут помешать запросы на более приоритетные прерывания. Если это некритично, то лучше сразу, в начале процедуры обработки прерывания установить флаг IF в единицу, В большинстве случаев эту операцию нужно делать как можно раньше. Для установки флага IF в единицу в системе команд микропроцессора есть специальная команда, не имеющая операндов: STI - разрешить аппаратные прерывания. В процессе загрузки компьютера и в дальнейшем во время работы контроллер прерываний настраивается на работу в одном из режимов приоритетов 1.Жесткий приоритет (в литературе также встречается обозначение FNM (Fully Nested Mode) или режим вложенных прерываний.) В этом режиме каждому входу присваивается фиксированное значение приоритета, причем уровень ЗПр0 имеет наивысший приоритет, a ЗПр7 — наименьший. Приоритетность прерываний определяет их право на прерывание обработки менее приоритетного прерывания более приоритетным (при условии, конечно, что IF = 1). 2.Циклический приоритет. ( В литературе также встречается обозначение ARM (Automatic Rotation Mode))— режим циклической обработки прерываний. В этом режиме значения приоритетов уровней прерываний также линейно упорядочены, но уже не фиксированным образом, а изменяются после обработки очередного прерывания по следующему принципу: значению приоритета последнего обслуженного прерывания присваивается наименьшее значение. Следующий по порядку уровень прерывания получает наивысшее значение, и поэтому при одновременном приходе запросов на прерывания от нескольких источников преимущество будет иметь этот уровень. Это дает возможность обеспечить «равноправие» при обработке прерываний. Например. До поступления запроса на прерывания: 01234567 Поступил ЗПр3. После его выполнения очередь на обслуживание прерываний будет выглядеть следующим образом: 45670123 Как уже было сказано выше, указатели на процедуры обработки прерываний записаны в таблице векторов прерываний. Но как же МП определяет адрес каждой процедуры обработки? В памяти компьютера таблица векторов прерываний выглядит следующим образом. Имеется общий базовый адрес, от которого через равное количество ячеек (либо 4 - либо 8) находятся адреса соответствующих процедур обработки запросов прерываний. Базовый адрес задается двумя первыми начальными управляющими словами при начальной инициализации контроллера. Бывают ситуации, когда восьми входов ЗПр контроллера недостаточно. Тогда систему прерываний реализуют каскадированием. К одному контроллеру, называемому ведущим, подключают до восьми ведомых контроллеров. Таким образом, при желании число входов ЗПр можно увеличить до 64.   Как же здесь обслуживаются ЗПр? Ведущему (на его вход ВДм подается высокий уровень +5В) с помощью третьего начального управляющего слова сообщается о том, что к нему подключены ведомые ( на их входы ВДм подается низкий уровень 0). При поступлении сигнала ЗПр ведущий знает, кто выставил запрос прерывания, и выдает кодовую комбинацию команды CALL и по шине каскадирования в соответствии с приоритетами сообщает, какой из ведомых должен выставить адрес addr16. Программирование контроллера прерываний осуществляется через адресное пространство ввода-вывода посредством двух 8-битовых портов с адресами 20h и 21 h. Управление контроллером осуществляется путем посылки в определенной последовательности в эти порты управляющих слов, которые также управляют работой дешифраторов адресов. Управляющие слова делятся на две группы. Это начальные управляющие слова (НУС), задающие начальные установки работы ПКП и текущие управляющие слова (ТУС), позволяющие программировать ПКП во время его работы. Начальные управляющие слова. НУС 1. Осуществляет сброс всех разрядов регистра запросов прерываний, очищает регистр маски, присваивает низший приоритет входу ЗПр7, сбрасывает триггеры обслуживающего регистра. Формат НУС 1:
После НУС 1 нужно обязательно загружать НУС 2. НУС 2. Задает старший байт базового адреса подпрограмм обслуживания прерываний.
Если есть каскадирование, то за НУС 2 должно обязательно следовать НУС 3, которое является разным для ведущего и ведомого контроллеров. Для ведущего: единицы устанавливаются в тех битах, к которым подключены ведомые.
Для ведомого: в последних трех битах выставляется номер входа ЗПр ведущего, к которому он подключен. Ведущий ПКП выставляет на шину каскадирования ту трехразрядную кодовую комбинацию, которая записана в D2 D1D0 третьего начального управляющего слова ведомого ПКП, и тот ПКП, у которого эта комбинация совпадает, выставляет соответствующий адрес подпрограммы обработки прерывания. Текущие управляющие слова. ТУС 1 Этим управляющим словом программируется регистр маскирования прерываний.
ТУС 2. Если К=0 и В=1, то будет сброшен бит в обслуживающем регистре прерывания, имеющего наивысший приоритет. После обработки прерываний необходимо обязательно сбросить обслуживающий бит. Если К=1 и В=1, то будет сброшен бит в обслуживающем регистре с номером К2 К1 К0 (номер запроса).
ТУС 3.
Режим спецмаскирования. Если во время обслуживания запроса наивысшего приоритета надо обслужить ЗПр с меньшим приоритетом, а сбрасывать ‘1’ в обслуживающем регистре до конца обслуживания запроса нельзя, то применяется спецмаскирование. На время обслуживания ЗПр меньшего приоритета прерывается обслуживание запроса наивысшего приоритета (таким образом можно принимать все ЗПр). Рассмотрим теперь более подробную схему каскадирования (см. рис. ниже).
На этой схеме явно указана двунаправленная шина каскадирования (ведущий выдает, а ведомый принимает). Напомним, какой из контроллеров будет ведущим, а какой ведомым задается схемотехнически с помощью входа ВДм. Сигналы ППр от МП подаются на все 3 контроллера одновременно. Получив первый сигнал ППр, ведущий контроллер выдает код команды CALL и каскадный код (т.е. номер входа ЗПр, к которому подключен выбранный ведомый) ведомого контроллера с высшим приоритетом. По второму и третьему сигналам ППр выбранный ведомый контроллер выдает 16-тиразрядный адрес подпрограммы обработки соответствующего прерывания (см. рис. ниже).  Поскольку сигнал ЗПр может быть принят микропроцессором в случайный момент времени, то необходимо помнить о следующих моментах: - необходимо сохранить в стеке (команда PUSH) все регистры, которые используются в подпрограмме обработки прерываний; - в конце подпрограммы восстановить содержимое всех используемых в подпрограмме регистров из стека (команда POP); - для процессора I8080 перед возвратом из подпрограммы обработки прерываний надо выполнить команду EI (разрешить прерывание), так как этот МП после ухода на подпрограмму прерываний автоматически выполняет команду DI (запретить прерывания); - в контроллере надо сбросить бит обслуживания прерывания после обслуживания прерывания. 1.3.8. Программируемый таймер KP580BИ54. Пример применения Программируемый таймер (ПТ) может вырабатывает временные интервалы, длительность и форма представления которых задаются программно. Специальные режимы ПТ позволяют: - делить входную частоту; - вырабатывать однократные временные интервалы по внешнему сигналу или команде МП; - вести подсчет внешних импульсов или измерять длительность временного интервала. ПТ состоит из 3-х идентичных и не зависящих друг от друга вычитающих счетчика и могут иметь различные режимы работы и различные типы счета (двоичный или двоично-десятичный). Любой из названных режимов работы любого из трех счетчиков ПТ может быть запрограммирован загрузкой в таймер управляющего слова. Текущее состояние счетных схем ПТ может быть прочитано микропроцессором. Структурная схема ПТ приведена на рисунке ниже.  Используемые условные обозначение ПТ: - D0…D7 - двунаправленная шина данных; -   - А1, А0 – адресные входы; -  - CLK0 (ТИ0).. CLK2 (ТИ2) - тактовые импульсы; - GATE0 (Р0)... GATE2 (Р2) - сигналы разрешения работы канала; - OUT0 (Вых0)...OUT2 (Вых2)- выходные сигналы каналов. - СЕ - счетчик/таймер; - OL - выходная защелка; - CR - регистр для хранения констант счета; - RSTAT - регистр состояния; - CWR - регистр управления. Назначение основных частей МС. Буфер шины данных D0…D7 представляет собой двунаправленный 8- разрядный буфер, используемый для сопряжения ПТ с ШД МП-системы. Через буфер принимаются управляющие слова и начальные значения кодов счетчиков и выдаются текущие состояния счетных схем ПТ. Схема управления чтением и записью обеспечивает выполнение операций ввода и вывода информации в таймер. Адресные сигналы указывают один из счетчиков или регистр управляющего слова. Операции ПТ приведены в таблице. Таблица операций ПТ КР580ВИ54
Выходная защелка OL 16-разрядная, необходима для запоминания и хранения содержимого счетчика СЕ по командам "Чтение ‘на лету’" и "Обратное чтение". Регистр для хранения констант счета CR 16-разрядный, предназначен для хранения констант счета, содержимое регистра изменяется только при перезагрузке счетчика или при перепрограммировании режима его работы (запись управляющего слова). Регистр состояния RSTAT 8-разрядный регистр состояния RSTAT содержит код типа счета, код режима работы канала, код чтения/записи констант счета, признак перезагрузки констант и состояние выхода OUT, содержимое RSTAT защелкивается в STATL по команде "Обратное чтение"; Регистр управления CWR 6-разрядный, предназначен для приема и хранения кода управляющего слова (разряды D5-D0), который задает режим работы канала, определяет тип счета и последовательность загрузки констант счета. Режимы работы. Каждый канал таймера может работать в одном из шести режимов. Режим 0. Режим счетчика событий. Обеспечивает выработку единичного выходного сигнала после поступления на ПТ заданного количества импульсов CLK Выходной сигнал OUT устанавливается в 0 (низкий уровень) в момент загрузки управляющего слова, задающего данный режим при программировании таймера. После записи начального кода начинается счет импульсов CLK. Отсчитав заданное количество импульсов, выходной сигнал OUT устанавливается в 1 (высокий уровень) по отрицательному фронту CLK и сохраняет это значение до занесения следующего начального кода.
Режим 1. Режим программируемого одновибратора.
Обеспечивает выработку временного интервала, равного заданному количеству периодов CLK . Выходной сигнал OUT в исходном состоянии имеет высокий уровень (т. е. 1) и принимает нулевые значения на время, пропорциональное значению начального кода счетчика. Интервал формируется от первого отрицательного фронта сигнала CLK после установки разрешающего входного сигнала GATE в единичном значении. Режим 2. В режиме делителя частоты. Таймер генерирует периодический сигнал с частотой в N раз меньшей, чем частота тактовых импульсов CLK, N - начальный код счетчика.
В течение N- 1 такта каждого периода выходной сигнал OUT равен 1, на последнем такте периода - нулю. Перезагрузка счетчика между двумя выходными импульсами приводит к изменению величины следующего периода. Формирование выходного сигнала осуществляется при GATE = 1 непосредственно после загрузки начального кода счетчика. Режим 3. Режим генератора меандра. Аналогичен режиму делителя частоты за исключением того, что выходной сигнал в течение первой половины периода равен 1, а во второй половине устанавливается в ноль. Если начальный код счетчика нечетен, то единичный выходной сигнал на один такт дольше нулевого.
Режим 4. В режиме программного стробирования. Таймер формирует временной интервал, отсчитываемый от первого отрицательного фронта сигнала CLK после окончания записи кода N в ПТ. Длительность интервала равна N периодам тактового сигнала. После окончания интервала выходной сигнал принимает нулевое значение на один период сигнала CLK. Если счетчик перезагружается во время счета, то предыдущий интервал прерывается и
формируется новый - с учетом принятого значения начального кода. Режим 5. Режим аппаратного стробирования. Аналогичен режиму программного стробирования, однако формирование интервала здесь начинается после установки входного сигнала GATE из 0 в 1. Для генерирования следующего интервала сигнал GATE должен быть предварительно установлен в ноль. Если это произойдет до окончания формирования текущего интервала, то он прерывается,
и начинается формирование нового интервала. Программирование таймера Программирование таймера осуществляется занесением управляющих слов для каждого счетчика и их начальных кодов. Отдельные каналы могут программироваться в любой последовательности. Начальный код счетчика может быть загружен не сразу после управляющего кода, а в любой последующий момент времени. Загрузка отдельных байтов начального слова может выполняться различным способом в соответствии с запрограммированной последовательностью. Формат управляющего слова ПТ КР580ВИ54 приведен на рис.  Часто желательно читать содержимое счетчика без нарушения процесса счета. Имеется три метода чтения счетчиков Простое чтение, “Чтение на ‘лету’”, "Обратное чтение". 1. Простое чтение Осуществляется путем выполнения обычной операции чтения. Для обеспечения стабильного показания счетчика работа счетчика должна быть приостановлена путем временного снятия сигнала разрешения (т.е. подачей GATE=0), либо путем прекращения подачи сигнала CLK на данный счетчик (с помощью внешней логической схемы) 2. “Чтение на ‘лету’” Осуществляется путем подачи в таймер специальной команды “Чтение на ‘лету’” и последующего чтения. Во втором случае программист может обеспечить считывание без прерывания процесса счета путем подачи команды чтения счетчика на "лету", которая характеризуется следующими значениями разрядов управляющего слова: - D7, D6 содержит код канала (т.е. номер счетчика); - D5, D4 равны 0 (задают режим чтения счетчика на "лету"); - D3...D0 имеют произвольное значение. - Примеры программирования ПТ на разные режимы работы и его инициализации. 1. Программирование ПТ MVI A,00110101B ; Счетчик 0 в режим делителя частоты (режим 2), OUT 73H ; двоично-десятичный счет MVI A,01010011B ; Счетчик 1 в режим программируемого одновибратора OUT 73H ; (режим 1), двоично-десятичный счет MVI A,10110000B ; Счетчик 2 в режим счетчика событий (режим 0), OUT 73H ; двоичный счет 2. Инициализация ПТ MVI A,0 ; Коэффициент деления OUT 70H ; Счетчик 0 равен 10103 MVI A,00010000B ; OUT 70H ; MVI A,5H ; Длительность выделенного интервала составляет 5 ; периодов входной последовательности импульсов ; ТИ1 OUT 71H ; MVI A,0 ; Счетчик 1 будет считать число входных импульсов ; ТИ2 до максимально возможного значения  OUT 72H ; Интерфейс с частотным датчиком. В медленно меняющихся процессах можно измерять частоту сигнала. В быстро изменяющихся процессах частоту можно определить, измерив, период.
Пример схемы сопряжения частотного датчика (сигнал Х) с МП-системой с помощью таймера КР580ВИ53 приведен на рисунке ниже.
Существует два способа измерения частоты. 1. Измерение частоты. Задаем время измерения tизм. Частоту fизм определяем по количеству периодов Тизм, которые уместились в интервал времени tизм. Время измерения задается с помощью эталонных импульсов: tизм=Тэт * кэт. Тэт – эталонный импульс; кэт – количество импульсов. При погрешности порядка 1% необходимо, чтобы в заданный интервал времени уложилось не менее 100 периодов. 2.Измерение периода. Период сигнала датчика вычисляется по тому, сколько эталонных импульсов уместилось в периоде датчика: Тд = Тэт * кэт. Тэт –эталонный импульс; кэт – количество эталонных импульсов внутри измеряемого периода сигнала датчика. Погрешность метода сравнима с Тэт. Возникает проблема создания tизм= Тд. Пример. Измерим период сигнала датчика с помощью программируемого таймера. Необходимо сформировать tизм, кратное заданному количеству измеряемых периодов Тд. Используем режим одновибратора для формирования tизм. Эталонные импульсы будем подсчитывать с помощью канала, запрограммированного в нулевом режиме. Таким образом: 1.Первый канал надо запрограммировать в режим одновибратора, чтобы сформировать интервал измерения tизм, (кд – число периодов сигнала датчика – задается программно). 2.Вых.1 через инвертор подаем на вход Р2 второго канала, который программируем в режим счетчика событий. 3.Счетчик второго канала обнуляем. 4.Начало измерений запускаем выходным сигналом одного из выходов порта управления (перепад с низкого уровня на высокий, то есть сначала в этот разряд записывается 0, а потом - 1). 5.Процесс измерения заканчивается через интервал времени tизм путем снятия высокого уровня сигнала Р2. 6.Читаем содержимое счетчика канала 2. Теперь в счетчике будет 0000h 0 0FFFFh -1 0FFFEh -2 . . . -кэт Чтобы получить кэт, надо изменить знак у прочитанного из второго канала значения. 1.3.9. Контроллер прямого доступа KP580BТ57 Ввод-вывод в режиме прямого доступа к памяти (ПДП). Прямой доступ к памяти (ПДП) характерен для высокоскоростных внешних устройств, например, накопителей на магнитных дисках, сетевых карт и т.д. Этот режим ввода-вывода позволяет интерфейсным схемам устройства обмениваться данными с памятью без постоянного участия процессора. Операции ПДП выполняются под управлением схемы, называемой контроллером прямого доступа к памяти (КПДП). Этот контроллер исполняет роль процессора при обращении к памяти. Для каждого пересылаемого слова он формирует адрес памяти и сигналы системной магистрали, управляющие пересылкой данных. Поскольку КПДП производит пересылку блоков данных, он увеличивает адрес памяти, по которому будет записываться (или читаться) каждое следующее слово, и отслеживает количество таких операций. Чтобы инициировать пересылку блока данных, МП пересылает контроллеру начальный адрес этого блока (в регистр адресов), размер блока и направление пересылки (в счетчик циклов или ячеек). Последовательность работы КПДП при пересылке блока данных следующая (см. рис. ниже): 1) От ВУ посылается сигнал ЗПДП (запрос прямого доступа к памяти) к КПДП; 2) КПДП выставляет сигнал ЗЗх (запрос захвата) к МП. МП, получив сигнал ЗЗх, отключается от системной магистрали и выставляет сигнал ПЗх (подтверждение захвата) к КПДП; 3) КПДП, получив ПЗх, выставляет сигнал ППДП (подтверждение прямого доступа к памяти) для ВУ и сигнал, запрещающий адресацию к ВУ. Далее КПДП начинает выполнять функции процессора по управлению системной магистралью. КПДП узнает адрес ячейки, объем передаваемых данных и направление обмена от МП.
Рассмотрим конкретный КПДП КР580ВТ57 КПДП КР580ВТ57. Структурная схема контроллера КР580ВТ57 приведена на рисунке ниже, где приняты следующие обозначения: ЗПДП0..ЗПДП3 – запросы внешних устройств; ППДП0..ППДП3 – подтверждение прямого доступа для внешних устройств; ЗЗх – запрос захвата магистрали; ПЗх - подтверждение захвата микропроцессором; ГТ - готовность устройства; ТИ – тактовые импульсы; Сбр – начальная установка контроллера; ВК – выбор микросхемы; А3..А0 – двунаправленная адресная шина для адресации внутренних регистров контроллера (входы) или выдачи младших четырех разрядов адреса памяти (выходы); А7..А4 – разряды адреса памяти; Стр А – строб адреса, используется для загрузки выдаваемого контроллером старшего байта адреса памяти во внешний регистр-защелку; РА – разрешение адреса используется для блокировки во время режима ПДП всех устройств МП-системы, не имеющих прямого доступа к памяти; ЗпП, ЧтП – выходные линии записи и чтения памяти; ЗпВВ,ЧтВВ – двунаправленные линии, являющие с одной стороны входами при программировании контроллера и чтения его внутренних регистров, а с другой стороны выходами при обмене ПДП; КС – конец счета; М128 – при передаче блоками каждые 128 байт сопровождаются импульсом.
Двунаправленный 8-разрядный буфер данных, сопрягающий КПДП с ШД системы, предназначен для приема управляющего слова, выдачи старшего байта адреса ОЗУ, содержимого счетчика адресов и счетчика циклов и слова состояния контроллера. Блок управления обеспечивает синхронизацию отдельных узлов КПДП при его программировании, чтении его состояния и собственно обмена. При программировании блок управления адресует управляющие слова в регистр режима, счетчики адресов и циклов каждого канала и обеспечивает их запись по сигналу на входе   Операции чтения и записи, реализуемые блоком управления.
  Каналы 0…3 содержат по два 16-разрядных счетчика: - счетчик адресов; - счетчик циклов. Счетчик адресов задает текущий адрес ячейки памяти, с которой выполняется обмен. Содержимое 14-ти младших разрядов счетчика циклов, уменьшенное на 1, определяет количество циклов ПДП, а два старших его бита А14 и А15 отведены для задания режима обмена. (А14=1 – запись, А15=1 – чтение). Каждый канал включает в себя схему приема запроса на прямой доступ, которая в соответствии с разрешением блока приоритетов генерирует сигнал подтверждения ПДП. Блок приоритетов обеспечивает очередность обслуживания одновременных запросов со стороны нескольких ПУ либо по жесткому приоритету, либо по назначенному приоритету с учетом номера обслуживаемого канала. Контроллер КР580ВТ57 может быть запрограммирован с помощью МП для работы в различных режимах. При этом МП адресуется к КПДП как к обычному модулю ввода-вывода. Такой режим работы контроллера называется подчиненным режимом и служит для пересылки команд и адресов КПДП и для получения от него слова состояния (т.е. информации о состоянии контроллера). В основном режиме контроллер сначала запрашивает у МП системные шины с помощью сигнала 33х. После отключения МП от шин контроллер дает команду памяти записать данные с ШД (или выставить данные на ШД) и одновременно периферийному устройству выставить данные на ШД (или считать данные с ШД). Таким образом, информация передается между памятью и ПУ под управлением КПДП с помощью сигналов При использовании КПДП требуется две различные конфигурации адресной шины: одна для подчиненного режима, другая – для основного. В подчиненном режиме (сигнал РА контроллера выключен) адрес формирует МП на ША А0…А15. В основном режиме (сигнал РА включен) старший байт адреса на линиях А8…А15 формирует контроллер со своих линий D0…D7, которые мультиплексно подключены к этим адресным линиям. Этот байт адреса фиксируется во внешнем буферном регистре управляющим сигналом СтрА. Младший байт адреса выдается на ША непосредственно линиями А0…А7 контроллера. Программирование КПДП. В начале работы на контроллер подается сигнал Сбр, который сбрасывает регистр режима. Это приводит к запрещению использования всех каналов ПДП и предотвращает конфликты на шинах МП-системы при включении питания. Затем загружаются счетчики каналов контроллера исходной информацией. Загрузка (инициализация) выполняется программным способом путем засылки информации в КПДП. Адресации внутренних регистров КПДП
Так как адрес ячеек памяти является 16-разрядным числом, то в счетчики адресов и счетчики циклов загружают последовательно два байта, сначала младший байт, затем старший. Оба байта должны быть посланы один за другим. На это время должна быть заблокирована система прерываний, чтобы не допустить передачи посторонних данных. В соответствии с выше указанными таблицами МП может прочитать текущее содержимое 16-разрядных счетчиков адресов и счетчиков циклов каждого из двух следующих одна за другой команд ввода, сначала младшего байта, а затем старшего байта. После того как счетчики каналов контроллера инициированы, осуществляется загрузка управляющего слова в регистр режима. Формат слова режима КПДП.
Четыре младших бита D0…D3 определяют состояние соответствующих каналов ПДП. При Di=0 (i й канал запрещен) контроллер не реагирует на запрос ЗПДПi. При Di=1 (i й канал разрешен) контроллер реагирует на запрос ЗПДПi. Бит D4=0 определяет фиксированный приоритет (канал 0 имеет наивысший, а канал 3 – самый низкий приоритет) или циклический приоритет при D4=1, когда приоритеты каналов меняются после передачи каждого байта. В этом режиме после того, как канал обнаружен, каналу со следующим порядковым номером присваивается наивысший приоритет для передачи следующего байта. Затем присваиваются приоритеты остальным каналам в соответствии с возрастанием их номеров. При этом считается, что канал 0 по приоритету следует за каналом 3. После установки бита D5 расширенный (удлиненный) записи несколько увеличивается продолжительность управляющих сигналов Если установлен бит D6 (режим останова КС), то после формирования сигнала КС по окончании передачи ПДП соответствующий канал ПДП запрещается. Дальнейшие передачи в этом канале возможны только после повторной загрузки регистра режима контроллера. Если бит D6=0, то появление сигнала КС не влияет на состояние канала ПДП, и закончить операции ПДП должно ПУ. Установленный бит D7 автозагрузки позволяет использовать канал 2 для повторных передач предыдущего блока данных или сцепленных блоков данных без программного вмешательства между передачами блоков. Для этого счетчики канала 2 инициализируются обычным образом, а в счетчики канала 3 загружаются параметры повторной инициализации канала 2. После завершения в канале 2 передачи первого блока данных параметры из счетчиков канала 3 загружаются в счетчики канала 2. При этом состояние бита D6 в регистре режима не влияет на работу канала 2. В режиме автозагрузки, во-первых, при программировании канала 2 его начальные параметры автоматически дублируются в счетчиках канала 3, что в дальнейшем и обеспечивает повторяющиеся передачи одного и того же блока данных. Во-вторых, адрес блока, длина блока и информация о режиме для следующей передачи блока по каналу 2 могут быть посланы в канал 3 во время работы канала 2. Слово состояния контроллера
Слово состояния КПДП содержит четыре бита КС0…КС3. Эти биты указывают какие каналы сгенерировали сигнал КС после того, как слово состояния было прочитано в последний раз. Таким образом, биты состояния КС0…КС3 указывают, была ли завершена передача блока данных в течение этого промежутка времени. Признак обновления D4 устанавливается, когда в режиме автозагрузки параметры канала 3 передаются в счетчики канала 2, т.е. обновляется содержимое счетчиков канала 2. Следовательно, чтобы предотвратить преждевременное обновление информации в канале 3, необходимо считать слово состояния и проверить признак обновления прежде, чем сделать попытку перезагрузить канал 3. Этот признак можно перевести в нулевое состояние сигналом Сбр или отменой режима автозагрузки. Кроме того, признак обновления автоматически сбрасывается после обновления содержимого счетчиков канала 2 и передачи первого блока данных. 1.3.10. Программируемый связной адаптер KP580BB51 Общие сведения При всем удобстве параллельной передачи информации такой способ хорош лишь при передаче на небольшие расстояния. Основная проблема при последовательной передачи информации заключается в обеспечении битовой и символьной синхронизации. Эту проблему можно решить с помощью асинхронной посылки. . Асинхронная посылка начинается старт-битом низкого уровня, а заканчивается стоп-битом высокого уровня (см. рис. ниже). Перепадом с высокого уровня напряжения на низкое источник говорит, что будут передаваться данные. Приемник при этом запускает часы. О длительности интервалов Dt источник и приемник договариваются заранее. Отсчитав половину длительности предполагаемого старт-бита, приемник проверяет уровень входного сигнала. Если он остается низким, то приемник начинает принимать данные, поскольку вслед за старт-битом идут информационные биты. Об их количестве источник и приемник также договариваются заранее (от 5 до 8 информационных битов). Приемник на середине длительности очередного интервала Dt считывает уровень сигнала.
После информационных битов идет необязательный контрольный бит. Если запрограммировать использование этого бита, то приемник формирует такой же бит и сравнивает его с пришедшим контрольным битом. Если эти сигналы совпадают, значит, информация принята без искажений, если нет, то выставляется флаг "ошибка паритета". В конце передачи всегда проверяется значение уровня стоп - бита. Он должен быть высоким, в противном случае выставляется ошибка "отсутствие стоп-бита". Рассмотрим подробнее, как происходит обмен данными между источником и приемником. Источник. 1) Из МП байт информации поступает в буфер передатчика. 2) К этому байту в регистре сдвига передатчика подсоединяются - - старт - бит - бит контроля - стоп бит. Теперь окончательно сформирована асинхронная посылка (см. рис. ниже).
3) Асинхронная посылка побитно выталкивается в линию передачи данных приемнику. Приемник. 1) С входа приемника биты последовательно вталкиваются в сдвиговый регистр приемника (см. рис. ниже).
2) Из сдвигового регистра приемника информационная часть принятой асинхронной посылки копируется в буфер приемника, при этом устанавливаются флаги ошибок, если они произошли. 3) Если ошибок нет, МП вводит принятый байт из буфера. Надо позаботиться о том, чтобы на временном интервале асинхронной посылки 10Dt ошибка рассогласования хода часов источника и приемника e не превышала значение 1/2Dt. Если e будет больше, то будет либо недополучен бит, либо получен лишний бит. Следовательно, относительная ошибка рассогласования часов источника и приемника не должна превышать 5%. Напомним, асинхронная посылка обеспечивает и побитовую и побайтовую синхронизацию. Программируемый связной адаптер (ПСА) КР580ВВ51 представляет собой универсальный синхронно - асинхронный приемо - передатчик, который можно запрограммировать в режимы асинхронной и синхронной передачи. Место КР580ВВ51 в МПС показано на рисунке ниже.
Передача по телефонной линии (или по другой информационной линии) осуществляется в том случае, если расстояние между модемами более 1 км. Если расстояние меньше, то связные адаптеры можно соединять напрямую. Напомним, что если линия длинная, то в ней происходит затухание сигнала. Для борьбы с этим явлением используют модуляцию с помощью модема, который при передаче данных осуществляет модуляцию передаваемого сигнала, а при приеме модулированного сигнала производит обратную операцию – демодуляцию, т.е. выделение полезного сигнала. Структурная схема ПСА КР580ВВ51 приведена на рисунке ниже.  Структурная схема ПСА КР580ВВ51 На рисунке приняты следующие обозначения. Терминал - одним из вариантов терминала может служить модем. ГПд - сигнал, свидетельствующий о том, что буфер передатчика пуст и передатчик готов к приему новой порции данных из МП. КПд- сигнал, свидетельствующий о том, что передатчик закончил передачу. СПд - синхронизация передатчика, управляет скоростью передачи символа. Скорость передачи стандартизована, она задается при инициализации ПСА. В синхронном режиме работы частота синхронизации равна скорости передачи и множитель кратности равен единице (1х), а в асинхронном режиме передачи частота синхронизации выше скорости передачи в целое число раз, т.е. кратна скорости. Значение множителя кратности определяется частью слова режима и может равняться (1х), (16х) или (64х). ГПр - сигнал, свидетельствующий о том, что буфер приемника полон и приемник адаптера готов передавать полученный символ в МП. СПр – синхронизация приемника, управляет скоростью приема символа. Скорость приема стандартизована, она задается при инициализации ПСА. В синхронном режиме работы частота синхронизации равна скорости передачи и множитель кратности равен единице (1х), а в асинхронном режиме передачи частота синхронизации выше скорости передачи в целое число раз, т.е. кратна скорости. Значение множителя кратности определяется частью слова режима и может равняться (1х), (16х) или (64х). Вид синхронизации – синхронизация в синхронном режиме может быть внешней и внутренней. ЗПдТ - запрос передатчика терминала. Может быть использован как запрос о готовности терминала к передаче данных в адаптер. ГПдТ - готовность передатчика терминала. Этот сигнал можно трактовать как готовность модема к работе. ЗПрТ - запрос приемника терминала. Может быть использован для запроса о готовности приемника терминала принять данные от адаптера. ГПрТ - готовность приемника терминала. Сообщает о готовности приемника терминала принять данные от адаптера. Программирование ПСА. При программировании ПСА в него должен быть загружен набор управляющих слов. Управляющие слова подразделяются на два формата: - слово режима (начальное управляющее слово) - слово команды (текущее слово) Слово режима определяет общие характеристики ПСА, поэтому оно обязательно должно следовать сразу же после операции сброса (внешней или внутренней). После записи слова режима в адаптер можно вводить синхросимволы или слова команды. Слово команды (текущее управляющее слово) управляет реальной работой ПСА в выбранном режиме. Слово команды может записываться в любой момент времени в процессе обработки блока данных. Для возвращения ПСА к формату слова режима в слове команды можно установить в логическую единицу специальный разряд, который имитирует внутреннюю операцию сброса, автоматически переводящую адаптер к формату слова режима. Таким образом, слова команды должны следовать после слова режима или после символов синхронизации для синхронного режима. Типовая структура блока данных приведена на рисунке ниже.
Формат слова режима.
|
